（c）波形图
图35异步十进制(8421码)计数器
要组成100进制(8421码)计数器可以把两个8421码计数器联起来即可实现。
4.集成计数器
在实际工程应用中,我们一般很少使用小规模的触发器去拼接而成各种计数器,而是直接选用集成计数器产品。例如74LS16l是具有异步清零功能的可预置数4位二进制同步计数器。74LS193是具有带清除双时钟功能的可预置数4位二进制同步可逆计数器。图36为74LS161管脚排列图。
由可知,74LS161具有下列功能：
1）CR= 0 ,不管其它输入端为何状态,输出均为0 。
2）CR= 1,LD= 0 ,在CP上升沿时,将d0 ~ d3置入Q0 ~ Q3中。
3）CR=LD= 1 ,若CTT=CTP= 1 ,对CP脉冲实现同步计数。
4）CR=LD= 1,若 CTP?CTT= 0 ,计数器保持。
进位CO在平时状态为0 ,仅当CTT = 1且Qo ~ Q3 全为1时,才输出1（CO = CTT?Q3?Q2?Ql?Q0）。74LS193主要功能如下：
① CR=1 为清零,不管其它输入如何,输出均为0。
② CR=0,LD = 0,置数,将D、C、B、A置入QD、QC、QB、QA中。
③ CR=0,LD= 1,在CPD=1,CPU有上升沿脉冲输入时,实现同步二进制加法汁数。在CPU= 1 ,CPD有上升沿脉冲输入时,实现同步二进制减法计数。
④ 在计数状态下 (CR=0, LD = 1 ,CPD=1 时 )CPU输入脉冲 , 进行加法计数,仅当计数到 QD ~ QA全1时,且CPu为低电平时,进位CO输出为低电平；减法计数时 (CPU=1,CPD 为脉冲输入,CR=0,LD=1),仅当 QD~QA 全 0 时,且CPD为低电平 时,借位BO输出为低电平。74LS193的管脚排列图如图37所示。
图36 74LS161管脚排列图
图37 74LS193管脚排列图
三、实验内容与步骤
1.异步二进制加法计数器
（1） 将二片74LS112（双JK触发器）插入IC空插座中。
（2）其中CP接单次脉冲(或连续脉冲),R端接实验箱上的复位开关K5。
（3）接通实验系统(箱)电源,先按复位开关K5(复位开关平时处于1,此时LED灯亮,按下为0,则LED灯灭。再松开开关,恢复至原位处于1,LED灯亮)。计数器清零。
（4）按动单次脉冲(即输入CP脉冲),计数器按二进制工作方式工作。这时Q3、Q2、Q1、Q0的状态应和图32 (b)一致。如不一致,则说明电路有问题或接线有误,需重新排除错误后,再进行实验论证。
2.异步二进制减法计数器
（1）按图33 (a)接线。实际上,只要把异步二进制加法计数器的输出脉冲引线由Q端换成Q端,即为异步二进制减法计数器。
（2）输入单次脉冲CP,观察输出Q3、Q2、Q1、Q0的状态是否和图33(b)一致。
（3）将CP脉冲连线接至连续脉冲输出(注意：必须先断开与单次脉冲连线,再接到连续脉冲输出上),调节连续脉冲旋钮,观察计数器的输出。
3.用D触发器构成计数器
（1）按图34接线,即为4位二进制(十六进制)异步加法计数器。验证方法同上。从本实验不难发现,用D触发器构成的二进制计数器与JK触发器构成的二进制计数器的接线（即电路连接）不一样,原因是74LS74双D触发器为上升沿触发,而74LS112双JK触发器为下降沿触发。
（2）构成十进制异步计数器
在图34中,将Q3和Ql两输出端,接至与非门的输入端,输出端接计数器的四个清零端Rd。图中虚线所示（原来Rd接复位按钮K5的导线应断开）。按动单次脉冲输入,就可发现其逻辑功能为十进制（8421码）计数器。
4.集成计数器74LS161的功能验证和应用
（1）将74LS161芯片插入实验箱IC空插座中。D0、D1、D2、D3接四位数据开关 ,Q0、Q1、Q2、Q3、CO接五只LED发光二极管,置数控制端LD、清零端CR,分别接逻辑开关K1、K2,CTP、CTT分别接另二只逻辑开关K3、K4,CP接单次脉冲。接线完毕,接通电源,进行74LS161功能验证。
① 清零：拨动逻辑开关K2 = 0（ CR= 0）则输出Q0 ~ Q3全为0,即LED全灭。
② 置数：设数据开关 D3 D2 D1 Do = 1010,再拨动逻辑开关KI=0,K2=1(即LD=0, CR=1),按动单次脉冲(应在上升沿时),输出Q3Q2QlQo = 1010,即D3 ~ Do 数据并行置入计数器中,若数据正确,再设置D3 ~ D0为0111,输入单次脉冲,观察输出正确否(Q3 ~ Q0= 0111) 。如不正确,则找出原因。
③ 保持功能：置K1=K2=1(即CR=LD=1),K3 或 K4= 0 ( 即 CTT = 0 或 CTp = 0 ),则计数器保持,此时若按动单次脉冲输入 CP ,计数器输出 Q3 ~ Q0不变（即LED状态不变）。
④ 计数：置K1=K2=1（即CR=LD=1）K3=K4=1（CTT = CTp = 1）则74LS161处于加法计数器状态。这时,可按动单次脉冲输入CP,LED显示十六进制计数状态,即从0000→0001→?1111进行顺序计数,当计到计数器全为1111时,进位输出LED发光二极管亮（即CO = 1,CO=CTT?Q3?Q2?Q1?Q0）。
将CP接单次脉冲的导线去掉,连至连续脉冲输出端,这时可看到二进制计数器连续翻转的情况。
（2）十进制计数也可用74LS161方便地实现。将Q3和Ql通过与非门反馈后接到CR端。利用此法,74LS161可以构成小于模16的任意进制计数器。
同步置数法,就是利用LD这一端给一个零信号,使数据 D3D2DID0 = 0110 （即十进制数6）并置入计数器中,然后以6为基值向上计数直至15(共十个状态),即0110→0111→1000→1001→1010→1011→1100→1101→1110→1111。所以利用（15）10=（1111）同样道理,2状态CO为1的特点,反相后接到LD,而完成十进制计数器这一功能。也可以从0、1、2等数值开始,再取中间十个状态为计数状态,取最终状态的“1”信号相与非后,作为LD的控制信号,就可完成十进制计数器。例如若D3D2DlD0 =（0000）2 = 0则计到9,D3D2DlD0=（0001）2 = 1则计到10,等等。
5.集成计数器74LS193的功能验证
74LSl93 计数器的使用方法和74LS161很相似。
（1）清零：74LS193的CR端与74LS161不同,它是“1”信号起作用,即CR=1时,74LS193清零。实验时,将CR置1,观察输出QD、Qc、QB、QA的状态,并和逻辑功能图37比较。
（2）计数：74LS193可以加、减计数。在计数状态时,CR = 0 ,LD = 1 ,CPD=1,CPU输入脉冲,为加法计数器；CPU = 1 ,CPD输入脉冲,计数器为减法计数器。
（3）置数：CR=0,置数数据开关为任一二进制数（如0111）,拨动逻辑开关 K1=0（LD= 0）则数据 D、C、B、A己送入 QD ~ QA中。
（4）用74LS193也可实现任意进制计数器,这里不一一实验了。读者可以试做一下其它几个任意进制的计数器。
四、注意事项
集成片在使用时,不能带电接、拔导线。
五、实验总结
1.若用74LS193构成60进制计数器,电路如何？
2.总结74LS161二进制计数器的功能和特点。