计算机组成与结构实验指导书
Experimental Guide for Computer Organization and Architecture
TEC—4计算机组成原理实验系统
TEC—4计算机组成原理实验系统由北京邮电大学计算机学院、清华同方教学仪器设备公司、深圳拓普威电子技术有限公司联合研制。它是一个8位计算机模型实验系统，可用于大专、本科、硕士研究生计算机组成原理课程、计算机系统结构课程的教学实验，对提高学生的动手能力、提高学生对计算机整体和各组成部分的理解、提高学生的计算机系统综合设计能力都会有很大帮助。
一、TEC—4计算机组成原理实验系统特点
1．计算机模型简单、实用，运算器数据通路、控制器、控制台各部分划分清晰。
2．计算机模型采用了数据总线和指令总线双总线体制，能够实现流水控制。 3．控制器有微程序控制器或者硬布线控制器两种类型，每种类型又有流水和非流水两种方案。
4．寄存器堆由1片ispLSI1016组成，运算器由1片ispLSI1024组成，设计新颖。
5．实验台上包括了1片系统编程芯片ispLSI1032，学生可用它实现硬布线控制器。
6．该系统能做运算器组成、双端口存储器、数据通路、微程序控制器、中断、CPU组成与机器指令执行、流水微程序控制器、硬布线控制器、流水硬布线控制器等多种实验。
7．电源部分采用模块电源，重量轻，具有抗电源对地短路能力。 8．采用自锁紧累接接线方式，接线可靠。
二、TEC—4计算机组成原理实验系统的组成
TEC—4计算机组成原理实验系统由下述六部分组成：
1．控制台 2．数据通路 3．控制器
4．用户自选器件试验区 5．时序电路 6．电源部分
下面分别对各组成部分予以介绍。 三、电源
电源部分由一个模块电源、一个电源插座、一个电源开关和一个红色指示灯组成。电源模块通过四个螺栓安装在实验台下面。它输出+5V电压，最大负载电流3安培，内置自恢复保险功能，具有抗+5V对地短路能力。电源插座用于接交流220伏市电，插座内装有保险丝。电源开关用于接通或者断开交流220伏市电。当电源模块输出+5V时，点亮+5V红色指示灯。
四、时序发生器
时序发生器产生计算机模型所需的时序。时序电路由一个1MHz 晶体振荡器、2片GAL22V10（U6和U7）组成，位于控制存储器的右边。根据本机设计，执行一条微指令需要4个时钟周期T1、T2 、T3、T4，执行一条指令通常需要取指、送操作数、运算、写结果四个节拍，因此本机的基本时序如下：
图1 基本时序图
1
图中，MF是晶体振荡器产生的1MHz基本时钟，T1、T2、T3、T4是数据通路和控制器中各寄存器的时钟脉冲，印制板上已将它们和有关的寄存器连接。T1、T2、T3、T4既供微程序控制器时使用，也供硬布线控制器使用。W1、W2、W3、W4只供硬布线控制器作指令节拍信号使用。
五、数据通路
数据通路的设计是TEC—4计算机组成原理实验系统最有特色的部分。首先它采用了数据总线和指令总线双总线形式，使得流水实验能够实现。它还使用了大规模可编程器件作为运算器和寄存器堆，使得设计简单明了，可修改性强。数据通路位于实验系统中部。
下图是数据通路总体图，下面介绍图中各主要部件的作用。
图2 数据通路总体图
1．运算器ALU
运算器ALU由一片ispLSI1024（U47）组成，在选择端S2、S1、S0控制下，对数据A和B进行加、减、与、直通、乘五种运算，功能如下：
2
表1 运算器功能表
进位C只在加法运算和减法运算时产生。加运算中，C表示进位；减运算中，C代表借位。加、减运算产生的进位（借位）在T4的上升沿送入C寄存器保存。与、乘、直通操作不影响进位C的状态，即进位C保持不变。
当ALU_BUS = 1时，运算结果送往数据总线DBUS。加、减运算产生的进位（借位）C与控制台的C指示灯相连。
2．DR1和DR2
DR1和DR2是运算操作数寄存器，DR1和ALU的B数据口相连，DR2和ALU的A数据口相连。DR1 和DR2各由2片74HC298（U23、U24、U21、U22）组成。U23是DR1 的低4位，U24是DR1的高4位；U21是DR2的低4位，U22是DR2的高4位。当M1=0且LDDR1=1时，在T3的下降沿，DR1接收来自寄存器堆B端口的数据；当M1=1且LDDR1=1时，在T3的下降沿，DR1 接收来自数据总线DBUS的数据。当M2=0且LDDR2=1时，在T3的下降沿，DR2接收来自寄存器堆A端口的数据；当M2=1且LDDR2=1时，在T3的下降沿，DR2接收来自数据总线DBUS的数据。
3
3．多端口通用寄存器堆RF
多端口通用寄存器堆RF由1片ispLSI1016（U32）组成，它的功能和MC14580类似。寄存器堆中包含4个8位寄存器（R0、R1、R2、R3），有三个控制端口。其中两个端口控制读操作，一个端口控制写操作，三个端口可同时操作。RD1、RD0选择从A端口读出的寄存器，RS1、RS0 选择从B端口读出的寄存器，WR1、WR0选择被写入的寄存器。WRD控制写操作。当WRD=0时，禁止写操作；当WRD=1时，在T2的上升沿将来自ER寄存器的数据写入由WR1、WR0选中的寄存器。
A端口的数据直接送往操作数寄存器DR2，B端口的数据直接送往操作数寄存器DR1。除此之外，B端口的数据还通过1片74HC244（U15）送往数据总线DBUS。当RS_BUS#=0时，允许B端口的数据送到数据总线DBUS上；当RS_BUS#=1时，禁止B端口的数据送到数据总线DBUS。
4．暂存寄存器ER
暂存寄存器ER（U14）是1片74HC374，主要用于暂时保存运算器的运算结果。当LDER=1时，在T4的上升沿，将数据总线DBUS上的数据打入暂存寄存器ER。ER的输出送往多端口通用寄存器堆RF，作为写入数据使用。
5．开关寄存器SW_BUS
开关寄存器SW_BUS（U38）是1片74HC244，用于将控制台开关SW7—SW0的数据送往数据总线DBUS。当SW_BUS#=1时，禁止开关SW7—SW0 的数据送往数据总线DBUS；当SW_BUS#=0时，允许开关SW7—SW0的数据送往数据总线DBUS。
6．双端口存储器RAM
双端口存储器由一片IDT7132（U36）及少量附加控制电路组成。IDT7132是2048字节的双端口静态随机存储器，本机实际使用256字节。IDT7132两个端口可同时进行读、写操作。在本机中，左端口的数据连接总线DBUS，可进行读、写操作，右端口数据和指令总线INS连接，输出到指令寄存器IR，作为只读端口使用。存储器IDT7132有6个控制引脚：CEL#、LRW、OEL#、CER#、RRW、OER#。CEL#、LRW、OEL#控制左端口读、写操作，CER#、RRW、OER#控制右端口读、写操
4