2.1.3 低通滤波器设计
振荡器中心频率不稳主要由温度、湿度、直流电源等外界因素引起，其变化时缓慢的，将环路滤波器的通带上限频率限制在几Hz内，只有慢变化的误差信号可以通过。理论上环路滤波器的通带应该尽量小，但是成本，体积也随之增加，几Hz已经能满足要求。低通滤波器由一级有源低通滤波器和一个无源低通网络构成，目的是只让几赫兹的低频误差信号通过。低通滤波器电路如图2.8所示。
图2.8 低通滤波器电路图
有源低通滤波器采用运算放大器LM358和外围阻容元件组成，根据理想运放的“虚短”与“虚断”，有下式成立：
1?R?3?R3?j?C3?U3?UI21?R2?R3??R3?j?C3? （式2－1） ?UI1?U2?U2?U0?1R1R4??j?C4??U3?U2????2?f其中，U3为运放同相输入端电压，U2为反响输入端电压，UI1和UI2为来之鉴相器的误差信号，U0为运放输出电压。由（式2－1）可以解得截止频率fp＝5.8Hz。 无源滤波器则由多级RC网络构成，目的是滤除前一级没有滤除干净的工频和某些高频杂波。
2.2 输出电压峰－峰值测量电路设计
电压峰－峰值测量需要先找出输出频率的包络，采用峰值检波器，检波二极管采用2AP10，其导通内阻约为r＝1.0kΩ，选取C＝0.1，负载R＝100k，则RC>>rC。通过高频信号发生器产生的10～60MHz，电压峰-峰值为2V的信号对电路进行测试，其输出幅度很小，只有几百毫伏，因此再加一级电压比例放大器，放大倍数A＝R2/R1＝100，就可得到约3伏的电压。电路如图2.8所示。该电路测到的电压为模拟量，用一片模数转换芯片ADC0809将其转换成8位数字量，送单片机显示，由于ADC0809的参考电压加3V，显示时要按1/3折算。IN接输出频率，OUT接ADC0809。
11
图2.8 峰值检波与放大电路
2.3频率测量电路设计
频率测量是由集成于FPGA内部的一个频率计来完成的，但由于振荡器的输出是频率从十几兆赫兹到几十兆赫兹的正弦波，而FPGA电路无法测量正弦波，且最小系统的工作频率只有50MHz，直接测频显然不行，因此用一片MC12022对压控振进行固定64分频，即M值恒为1，MC12022的9脚接高电平，并且得到的是方波，不必再进行整形，便于FPGA生成的频率计进行测量，频率计采用VHDL编程实现，内部包含时基脉冲发生器，计数器和数据锁存器等功能模块。时基脉冲发生器产生的脉冲送到计数器的使能端CLKK，高电平时有效，计数器在使能后开始计时，直到脉冲变为低电平，停止计数，所计到的脉冲数送入数据锁存器，再送显示控制器驱动LCD。FPGA如何实现频率计将在软件设计部分详细介绍。
2.4功率放大器设计
功率放大器电路如图2.9所示：
图2.9 功率放大电路
分两级，前一级采用9018功放管，工作在甲类，电感耦合式输出，接电压峰－峰值测量。末级采用3DA5109功放管，输入端采用电容直接耦合，使其工作在丙类，导通角
12
??arccosUon?UBB?90?，效率可以达到85％以上，其输出级调谐在30MHz处。
Ubm负载为50纯负载时,为使输出功率最大，必须先使输出阻抗与负载匹配，先调节三极管的工作点和射极跟随电阻输出波形不失真。再调节变压器抽头使输出幅度最大，实验表明，电路还需引入交流电压负反馈，否则输出波形会失真，变压器的电感量必须足够大，才能得到较好的低频特性。
负载为50Ω与20pF电容串连时，负载呈容抗特性，大部分电压降在电容上而电阻的分压较小，因而其功率很小，因此在输出端串联一个电感与负载电容形成谐振，使负载呈纯阻性，从而提高电阻的功率。当满足：2?fL?6
2
1?0时输出功率最大，可得加入的电感值2?fC-12
L＝1/?2?f?2C＝1/[（2×3.14×30×10）×20×10]=1.4μH，但由于功率输出采用电感耦合方式，次级线圈与负载电感之间可能存在互感，因此还需对L进行微调。
2.5电源电路设计
为得到＋5V和＋12V电压，使用三端集成稳压7805与7812分别将电压稳定在5V与12V，电路如图2.10所示。芯片的输入输出端与地之间接大容量滤波电容，靠近芯片的输入引脚加小容量电容以抑制芯片自激，输出引脚加电容以减小高频噪声。
图2.10 稳压电源电路
各单元电路分别做在五块PCB板上，制版时，元器件排放尽可能靠近集成电路的管脚，特别是振荡回路走线尽可能短，电路板空白处大面积接地，以减小分布参数对电路的影响，其中低通滤波器，压控振荡器和功率放大器做在一块板子上，并用金属盒屏蔽，以隔离数字电路部分产生的谐波，能有效防止组合频率干扰，提高输出信杂比。
三、 软件设计
FPGA使用开发软件为Xilinx ISE 4.2，编程语言为VHDL，仿真工具为ModelSim Xilinx Edition 5.3d XE，根据各模块的设计思路编程并调试，仿真，最后作顶层程序，连接各单元电路，生成器件的比特流文件，下载到Xilinx公司的saprtan2E系列xc2s100e-6pq208芯片上。单片机使用开发仿真软件为Keil μVision2，编程器使用启东市英赛特计算机厂制造的RP-3000通用编程器。单片机芯片为AT89C52。
3.1 控制电路程序设计
控制电路主要完成对输出频率的控制，也就是对MC145152的分频比进行编程，采用超高速硬件描述语言(VHDL)编写一个数字逻辑电路，烧制到FPGA上实现。由于输出频率为f＝（PN＋A）fr，P＝64，fr＝10kHz，可见N值和A值决定了输出频率，控制电路就是通过键盘对N和A进行置数，键盘的两个按键“＋”与“－”和一个拨键式的步进选择开关“STEP”，STEP用于选择10kHz步进或100kHz步进，初始时输出频率为30MHz，每按一
13
次“＋”（或“－”）键输出频率增加（或减小）一个步进。程序流程如图3.1所示。程序见附录第17页。
图3.1 控制电路程序流程
3.2 数字频率计程序设计
数字频率计的结构框图3.2如图所示，它由数字逻辑电路构成，内部可以分成基脉冲发生器，计数器和数据锁存器，时基脉冲发生器是对晶振进行分频，得到一个6.4秒的闸门时间信号，它作为计数器的使能端，当闸门信号为高电平时，计数器工作，对输入的脉冲计数，当闸门信号跳变为低电平时，计数器停止计数，并将结果送数据锁存器保存，用于显示频率时调用。程序设计时，先实现图中各部件，然后连接起来生成顶层器件。程序见附录第
19页。 图3.2 数字频率计内部结构图
3.3 显示模块程序设计
采用南亚LMA97S005AD点阵式字符型液晶模块显示，由一片AT89C52单片机专门控制。单片机负责接收频率计的测频结果和电压峰－峰值测量电路的测量结果然后驱动液晶进行显示，显示汉字时需要生成字库，调用字库，工作量较大，因此使用8Kbit内存的单片机AT89C52专门负责。显示的内容分四行，如图
3.3所示。 图3.3 液晶显示内容
14
单片机与液晶之间运用RS232串行通信原理进行数据传输，使用两根连线，一根用于接收数据，一根用于发送数据，由于只需要从单片机输出数据到液晶模块，省去一根数据线，只用一根线即可。设置波特率为4800b/s，同步模式。单片机与FPGA同样只需用一根数据线相连接。程序流程图如图所示，图3.4为驱动液晶显示的基本流程，其中的两个子流程分别是串行方式数据接收与处理子流程（右）和液晶平面点阵布置子流程（左）。程序见附录第23页。
图3.4 驱动液晶显示程序流程图
四、 系统测试
测试使用仪器：
1、 BT3C－A型VHF频率特性测试仪。南京无线电仪器厂 2、 爱使牌AS1051S高频信号发生器，上海爱使电子仪器厂 3、 QBG-3B高频Q表，上海无线电仪器长
4、 绿扬YB4365示波器, 100MHz，江苏扬中电子仪器厂 4.1电压峰－峰值测试：
调节LC振荡频率从15～35MHz变化，步进1MHz，用示波器观测输出电压的峰峰值，得到数据如表所示。 振荡频率(MHz) 15 电压峰峰值(V) 电压峰峰值(V) 振荡频率(MHz) 26 16 27 17 28 18 29 19 30 20 31 21 32 22 33 23 34 24 35 25 36 1.23 1.22 1.17 1.13 1.21 1.11 1.03 1.16 1.10 1.09 1.00 1.01 0.99 1.02 1.00 1.00 1.01 1.00 1.02 0.98 0.98 0.91 4.2输出频率测试
调节LC振荡频率从15～35MHz变化，步进1MHz，用示波器观测输出频率，得到数
15