兰州理工大学《数字电子技术》课程设计说明书
二 方案设计选择
2.1 基于单片机AT89S52的抢答器硬件设计
2.1.1硬件部分设计原理
AT89S52的各引脚功能情况为：P1口(P1.0～P1.7)8个引脚，P1.7为最高位， P1.0为最低位。在AT89S52不带片外存储器时，P1口可作为通用I /O口使用， P1.0～P1.7用于传送CPU的输入/输出数据。这时输出数据可以得到锁存，不需外接专用锁存器。输入数据可以得到缓冲，增加了数据输入的可靠性；P37引脚外接电阻、放大管以及扬声器；RST复位线，外接电容、电阻。使AT89S52处于复位工作状态；TXD：串行口数据发送；RXD：串行口数据接收；XMT1和XMT2外接石英晶体和微调电容，为片内振荡电路输入线，用来连接AT89S52片内OSC的定时反馈网络；INT0/INT1：外部中断0 /1输入；T/C1、T/C0 :定时器/计数器I /O的外部输入。
2.1.2 软件部分设计原理
根据本文的电路求出要显示不同路数的数字所需的编码，将它们存在一个表中待用时取出。8路抢答输入信号由8个按键控制，程序一直判断是否有按键按下，若没有按键按下则循环判断；直到有按键按下后，立即把通过按键输入的信号储存起来然后对8路输入信号进行逐位扫描判断，最后根据扫描结果转入查表程序取数并通过数码管显示输出结果，同时发光二极管亮起,表示抢答成功。
2.1.3 优缺点
使用单片机设计抢答器，成本低，易控制，但硬件设计和软件编程比较复杂，我们尚不具备此项技能。
2.2基于FPGA的抢答器硬件设计
2.2.1设计原理
- 5 -
兰州理工大学《数字电子技术》课程设计说明书
抢答器结构简图如图1所示：
1、FPGA 最小系统电路：FPGA 正常工作时的基本电路，由时钟和复位电路组成。 2、键盘输入电路：用3×3 矩阵键盘组成3 个组共9 个人的抢答按钮。同时包括Start, Add, Sub 三个由主持人控制的单独按钮。
3、显示模块：用移位寄存器74HC164 驱动4 位共阴数码管显示；数码管要显示的数据通过74HC164 串行数据端口输入。
4、报警及相关信息显示：蜂鸣器电路和LED 灯显示相关状态信息指示电路。
2.2.2优缺点
使用FPGA设计抢答器使电路高度集成，运行速度快。但成本较高，编程复杂。
2.3 基于74系列集成电路的抢答器设计
2.3.1设计原理
总体方框图如图2所示：
- 6 -
兰州理工大学《数字电子技术》课程设计说明书
图2 抢答器原理框图
电路分为主体电路和拓展电路。主体电路完成基本强大功能，即开始抢答当选手按抢答按钮时，能显示选手的编号，同时能封锁输入电路。拓展电路完成定时抢答功能。
2.3.2优缺点
该电路设计较为复杂，但原理简单，思路明确，而且价格便宜。其中所用的元件正好是我们在本学期学过的，可以让我们进一步熟悉其功能。
经过综合分析，我决定使用第三种方案作为我的设计方案。
- 7 -
兰州理工大学《数字电子技术》课程设计说明书
三、部分电路工作原理
1.开关阵列电路
该电路由多路开关所组成，供抢答着使用，每一抢答者与一个开关相对应（开关S0—S7的代号分别是8、1、2、?6、7，即抢答着的组号，便于主持人看到显示器上的数字后，能准确宣布谁是优先抢答者）。开关应为常开型，当按下开关时，开关闭合；当松开开关时，开关自动弹出断开。
2．触发锁存电路
当某一开关被按下时，触发锁存的电路被触发，在输出端产生相应的开关电平信息。同时为了防止其它开关随后触发而产生紊乱，让最先产生的输出电平返回来将触发锁存器的电路锁定。若有多个开关同时按下时，则在它们之间存在着随机竞争的问题，结果只能是它们中的任一个产生有效输出，任然达到了优先判断的效果。 3．数码显示器
数码管通常有发光二极管（ LED ）数码管和液晶（ LCD ）数码管。本设计提供的为 LED 数码管，如图4所示。它显示最先抢答者的相应的代号，方便主持人宣布最先抢答者。
LED显示器
- 8 -
兰州理工大学《数字电子技术》课程设计说明书
四、总体电路设计
1.抢答器电路
抢答器电路如图所示。该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。
工作过程：开关S置于“清除”端时，RS触发器的R端均为0，5个触发器输出置0，使74LS148的ST＝0，使之处于工作状态。当开关S置于“开始”时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5），74LS148的输出
Y2Y1Y0?010,YEX?0,经RS锁存后,2Q=1,BI?1,74LS48处于工作状态，5Q4Q3Q=101，
且1Q=0，则经译码显示为“5”。此外，2Q＝１，使74LS148的
ST＝１，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148
- 9 -