G控制在弱开启,PG为高压,在FG下形成强反型。强反型区域可看作漏的延伸,使注入点从漏结移到SG和FG之间,大大减小了有效沟道的长度,使横向峰值电场增加,提高了热电子注入效率。SSI注入的另一个优点是,通过SG和PG的电压控制分别优化横向、纵向电场,以实现最佳的工作条件。
3.2 F-N隧穿效应(F-NTunneling)
由于空穴的有效质量和氧化层界面势垒均比电子要大,CHE方式不能用于FG中电子的擦除。目前,一般采用F-N隧道注入来实现Flash的擦除。
当在栅极和衬底之间加一个电压时,在氧化层中会建立一个电场。一般情况下,由于SiO2和Si界面的电子势垒很高(3.2eV),电子很难越过势垒注入到多晶硅栅中。Fowler等人提出,当氧化层中电场达到10MV/cm,且氧化层厚度较小(0.01Lm以下)时,电子将发生直接隧穿效应,穿过氧化层中势垒注入到浮栅,隧穿电流满足如下公式[8]:J=A?E2inj?exp(-ECEinj)式中,J为隧穿电流密度,Einj为界面处电场,A为注入系数,Ec为氧化层界面势垒;当Einj=10MV/cm时,J≈107A/m2。
隧穿电流密度J完全由界面处的注入电场Einj决定,与氧化层中平均电场关系不大。近年来出现了在多晶硅上生长Textured-Oxide,可以降低隧穿电压,即增强F-N注入。
以上两种注入方式的特点有很大不同。沟道热电子注入模式工作电压较低,外围高压工艺的要求也较低,但它的编程电流很大,有较大的功耗,不利于应用在便携式电脑等有低功耗要求的产品上;隧穿注入模式的功耗小,但要求有更高的编程电压,外围工艺和升压电路也就较为复杂。
4 Flash存储器的单元结构
自1984年以来,Flash存储器的发展经历了从器件结构、阵列结构到系统电路技术及可靠性研究的各个阶段,其集成度也从最初的64kbit发展到目前的1Gbit。从Flash存储器的发展历史来看,80年代到90年代初,主要集中在Flash存储器的器件结构和存贮阵列单元的研究;进入90年代中期以后, 由于集成度的提高和器件尺寸的不断缩小,Flash存储器可靠性问题和系统电路技术成为研究的主流,未来的主要发展方向是小尺寸、高集成的大容量存储器和小规模嵌入式信息存贮系统。
Flash存储器器件结构的改进一般是基于提高编程效率或可靠性来考虑的。ETOX利用沟道热电子注入写,利用源极F-N效应擦。栅氧一般控制在10nm左右,以降低编程电压。另外,为防止源区在高编程电压下发生p-n结击穿,在源区增加一次n-注入,以提高源结击穿电压;在漏区加一次p注入,以提高源漏穿通电压。
随着器件尺寸的减小,高编程效率和可靠性之间的矛盾越来越突出。为此,Toshiba公司采用大角度离子注入技术,来改善器件的穿通效应和源极的击穿。1993年,NEC公司提出深埋源漏高电容耦合(HiCR)结构[9],并采用双层多晶浮栅技术,将浮栅扩展到源漏上方,
6
以提高浮栅的耦合系数,从而降低编程电压。JanVanHoudt等人于1992年提出SSI注入的分离栅结构,利用SSI注入的高编程效率来提高编程速度。但这种结构由于采用了三层多晶工艺和分离栅技术,工艺比较复杂,单元尺寸也比较大。1992年,CharlesHsu等人首次提出p沟道Flash存储器;Mitsubishi公司在此基础上,于1995年提出了p沟Flash的带-带隧穿热电子注入模式[10],从而解决了n沟单元中源极擦除时由于带-带隧穿效应引起的热空穴注入等可靠性问题。这种结构具有编程电压低、功耗小等优点,但由于是p沟器件,读电流较小。
从以上的分析可以看到,各种Flash存储器单元结构均具有各自的特点和优点,但也存在着可靠性和编程电压高等问题。可以预见,高可靠性、低编程电压、小尺寸的单元结构仍是今后Flash存储器技术发展的主要方向之一。
5 Flash存储器的可靠性
随着尺寸的缩小,和其他半导体器件一样,Flash存储器也面临着可靠性的问题。由于Flash器件常工作在高电场应力之下,其可靠性问题就显得尤为严重,并成为其发展过程中最重要的课题之一。器件的可靠性主要表现在以下两个方面:Flash的耐久性(Endurance)和电荷保持特性(ChargeRe-tention)。其中,影响器件可靠性的因素主要有隧道氧化层的质量、隔离绝缘层的质量和厚度,等等。不同的编程方式引起Flash存储器可靠性退化的机制也不同。一般认为,各种可靠性问题是氧化层中电荷陷阱、界面态产生、电子(空穴)俘获和去俘获(发射)共同作用的结果。
Flash存储器的耐久性是指器件经过多次擦写后而不会失效的能力。由于薄栅氧化层中存在电荷陷阱,在擦写过程中,这些陷阱将俘获电子,并进而改变擦写时的氧化层电场,导致擦写窗口特性缩小。显然,影响耐久性最直接的是超薄氧化层的质量,改进生长工艺,减少其中的陷阱密度,可以明显提高器件的耐久性。
Flash存储器的保持特性是指存贮在浮栅上的电荷保持有效的能力,一般要求要达到十年以上。浮栅上的电荷一般通过栅氧化层和多晶间的绝缘层泄露,电荷遗失(chargeloss)
7
的机制有:通过镜像力势垒降低的热电子发射,陷阱电子释放,氧化层缺陷,离子沾污,循环擦写引入的电荷遗失,隧道氧化层击穿,等等。其中,镜像力势垒降低热电子发射的激活能比其他遗失机制要高,这种方式不是主要的;离子沾污和氧化层缺陷由工艺引起;而其他的与Flash存储器的编程应力直接相关。
另一个影响Flash存储器正常工作的严重问题是过擦除(over-erasing)。由于氧化层厚度、氧化层质量等不一致的影响,电学擦除后单元的阈值电压的分布很宽,有时会导致浮栅带上正电,并使存贮管成为耗尽管。在正常读过程中,Flash阵列中被擦的单元将会发生短路,从而导致位线漏电和读数据出错,而Flash阵列中没有选择管,使这个问题显得非常严重。因此,过擦除问题的解决也成了Flash研究中面临的主要课题之一。
由于擦写操作中器件要承受很大的电压,氧化层中的高电场是引起电子陷阱和界面态的主要原因。因此,擦写操作对Flash存储器可靠性的影响成为当今可靠性研究的重点。
5.1 CHE编程条件下的可靠性机制
CHE至今仍然是Flash存储器的主要写操作方式之一,有关文献对其可靠性问题进行了大量的研究。正如前面所述,CHE编程过程中,在CG和漏极均需加高电压脉冲,对不同的VCG,存在两种不同的可靠性情况[15]。在VCG>VDS工作条件下,氧化层中纵向电场较大,一般认为,此时器件退化主要是电荷陷阱的产生所造成。由于陷阱电荷的影响,氧化层中纵向电场将会降低,从而使擦写窗口(VT)减小。在VCG 5.2 隧道氧化层高场应力下的可靠性机制 隧道效应下可靠性退化是Flash器件中可靠性问题的另一个重要方面。由于采用隧道电流编程时,氧化层中电场很高(107MV/cm),隧道氧化层又很薄,因而隧穿效应中的可靠性问题极为严重。隧道效应可靠性退化一般体现在两个方面:SILC(StressInducedOxideLeakageCurrent)和隧道氧化层的TDDB(Time-DependentDielectricBreakdown)现象。 在高电场作用下,被加速的电子(空穴)将向氧化层中注入,从而发生隧穿,其中一部分电子(空穴)将和氧化层中分子发生碰撞,形成电子(空穴)陷阱和缺陷。这些陷阱可能俘获电子(空穴)而改变局部的电场,并形成局部电场集中。这种电场集中现象导致漏电流的增加,即产生SILC效应[16]。SILC效应一般用于评价较低电场下氧化层的可靠性。当氧化层中电场临近击穿电场时,将发生TDDB效应,即在电场应力作用一定时间后,氧化层将被击穿。研究表明,TDDB时间与氧化层的质量直接相关,因而常被用来研究不同应力条件下隧道氧化层的可靠性[17]。SILC和TDDB效应将直接影响到Flash器件的数据保持特 8 性和误擦写,甚至造成FG和漏极之间的氧化层击穿短路和器件失效。改善这个问题的关键在于,提高隧道氧化层生长工艺和氧化层质量及控制编程时应力的波形。 6 Flash存储器的发展现状和未来趋势 经过十几年的发展和集成度的不断提高,Flash存储器成为半导体存储器家族中发展最快的一支,其市场也由1990年的1亿美元增加至1998年的25亿美元。由于每位成本的不断降低和市场需求的急剧扩张,可以预见,在未来的几年里,Flash存储器仍将以很高的速率增长。ICE预测,从1998年到2003年,Flash存储器的增长率为14.9%,并在2003年实现62亿美元的市场销售额。 随着Flash市场的不断扩大,世界上一些著名公司之间的争夺也日趋激烈。未来,以ETOX结构为基础的各种新单元结构及新编程机制将会不断出现,这些结构必须具有单元结构小、编程速度高、编程功耗小和可靠性好等特点;在阵列方面,NAND和NOR结构在近期内仍将占主导地位,而DI-NOR、DuSNOR及其它结构有可能在未来几年成为新的热点。为适应便携式的要求和集成电路电源的发展趋势,Flash存储器电源技术将由目前主流的5V～3.3V向2.2V甚至更低转变;在可靠性方面,则要求耐久性达到106 以上;在隧道氧化层、栅间ONO绝缘层等工艺技术和片内升压电路及编程时的可靠性研究方面,将面临着更多的挑战。 9 参考文献: [1]BrownWD,BrewerJE.NonvolatileSemiconductorMemoryTechnology[M].IEEEPress,1997. [2]KahngD,SzeSM.Afloatinggateanditsapplicationomemorydevices[J].JBellSystTech,1967;46:1288. [3]Frohman-BentchkowskyD.Afullydecoded2048-bitelectricallyprogrammableMOS-ROM[A].IEEEISSCC [C].1971.80 [4]MasuokaF,AssanoM.AnewflashEEPROMcellusingtriplepolysilicontechnology[A].IEEEIEDM[C].1984. 464-467. [5]TamS.AhighdensityCMOS1-Telectrically-erasablenon-volatilememeorytechnology[A].SympVLSITech[ C].1988.31-32. [6]LuceroEM,ChallaN,FeildsJ.A16k-bitsmart5V-onlyEEPROMwithredundancy[J].IEEEJSolStaCirc,1983; 18(10):539-544. [7]VanHoudtJ.HIMOS—ahighefficiencyflashEEP-ROMcellforembeddedmemoryapplications[J].IEEETran sElectronDevice,1993;40(12):2255.[8]LenzlingerM,SnowEH.Fowler-Nordheimtunnel-inginthermallygrownSiO2[J].JApplPhys,1969;40:278. [9]HisamuneYS.Ahighcapacitivecouplingration(Hi-CR)cellfor3Vonly64Mbitandfutureflashmemo-ries[A].I EEEIEDM[C].1993.1922. [10]OhnakadoT.Novelelectroninjectionmethodusingband-to-bandtunnelinginducedhotelectron(BBHE)forfl ashmemorywithap-channelcell[A].IEDM[C].1995.279. [11]IwataY.Ahigh-densityNANDEEPROMwithblock-pageprogrammingformicrocomputerapplica-tions[J]. IEEEJSolStaCirc,1990;25(4):417-424. [12]AjikaB.A5Vonly16MbitflashEEPROMcellwithasimplestackedgatestructure[A].IEDM[C].1990.115. [13]KobayashiS.Memoryarrayarchitectureanddecodingschemefor3V-onlysectorerasableDINORflashmemor y[J].IEEEJSolStaCirc,1994;29(4):454-460. [14]KimKS.AnoveldualstringNOR(DuSNOR)mem-orycelltechnologyscalabletothe256Mbitand1Gbitflash memory[A].IEDM[C].1995.263. [15]DimariaDJ.Trapcreationinsilicondioxideproducedbyhotelectrons[J].JApplPhys,1989;65(6):2342-2355. 10