实验二 组合逻辑电路编码器、译码器的设计与测试
一、实验目的：
1、掌握组合逻辑电路的设计与测试方法；
2、通过对编码器、译码器功能的测试掌握其原理。
二、实验设备及元器件： 数字电路实验箱 相关器件：
74LS00 (四二输入与非门) 74LS04 (六反相器)
74LS08 (四二输入与门) 74LS148 (8线-3线优先编码器) 其他设计所需的相关芯片，可以向老师索取。 三、实验内容：
1. 用小规模集成门设计2线---4线译码器：(实验教材P67)
(1) 2线---4线译码器原理：输入2位二进制代码，每组码值分别对应于4个输出端中的一个端子有效，有效输出可以是高电平有效，或者低电平有效，这由设计者的设计方案决定。 (2) 根据译码原理列写真值表如下： 输出端低电平有效 输出端高电平有效
(3) 写出表达式、画逻辑图、按逻辑图选相应器件搭建电路： 2－4线译码器的电路原理图1所示
A B 0 0 0 1 1 0 1 1 F0 F1 F2 F3 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 A B 0 0 0 1 1 0 1 1 F0 F1 F2 F3 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 图1 2－4线译码器
（4）A、B端接高低电平开关，F0、F1、F2、F3接至逻辑指示灯，列表记录A、B不同组合时，F0、F1、F2、F3的状态。
注意：图中画出的是高电平有效的2-4译码器，用二输入与非门(74LS00)和反相器(74LS04)；
为减少连线，也可不用输出端反相器，输出译码端为低电平有效。
2．中规模集成编码器功能测试：74LS148
(1) 编码器原理：为区分一系列不同的事物，将其中的每个事物用一个二值代码表示，这就是编码。编码器的功能，就是将各输入端的高、低电平形式所代表的信息，译成相应的代码输出。
优先编码器，在设计时对输入的待编码信息端按优先顺序排了队，当几个输入信号同时待编码时，只对其中优先权最高的一个进行编码。 (2) 8线-3线优先编码器真值表：
输入 S 1 0 0 0 0 0 0 0 0 0 I0 I1 I2 I3 I4 I5 I6 I7 × × × × × × × × 1 1 1 1 1 1 1 1 × × × × × × × 0 × × × × × × 0 1 × × × × × 0 1 1 × × × × 0 1 1 1 × × × 0 1 1 1 1 × × 0 1 1 1 1 1 × 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 输出 Y2 Y1 Y0 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 (3) 测试8线-3线优先编码器逻辑功能：
控制端S及八个信号输入端，分别接开关控制的高低电平输出器，注意按顺序排列好，以便于实验中改变相应端子的电平；
三位代码输出端分别接发光二极管显示电平端，注意三位代码顺序； 按真值表所示，改变各输入端电平，验证优先编码器的逻辑功能。 (4) 74LS148芯片管脚图：