中北大学信息商务学院2013届毕业论文
作用。图3.8为TCD132D的SOUT信号与DOS信号的理想波形。
图3.8 TCD132D输出信号波形及DOS信号波形
由于CCD的输出信号的电压值一般只有几十毫伏到几百毫伏之间，这样的信号不能满足后面A/D转换器的模拟电压范围，因此难以作为直接测量的数据，所以在进行模数转换前还需要对CCD视频信号的幅值进行放大。信号放大电路如图3.9所示。
图3.9 数据放大电路
3.3.2 A/D转换芯片的选择
数据采集系统的意义就是将外部数据采集并传送到计算机中，按照被采样形式的不同一般来讲可以分为数字量采集和模拟量采集两类。由于微处理器可以直接对数字信号进行读写，而通常情况下输入量都是模拟信号的输入，因此在数据采集系统中首先是将模拟输入信号转换成数字信号，然后再进行数据的传输和处理。作为数据采集系统，在进行A/D转换设计时以下几点可以作为参考：
（一）、采集速度，即采样频率；作为一个实时采样系统，采样速度决定了采样的快慢，也能反映出该系统的实时性。它是由模拟信号的带宽、数据通道数以及每个周期的采样数决定的。根据奈奎斯特采样定理可知，采样信号的频率至少是被采样信号最高频率的两倍。
（二）、系统稳定性；作为一种高精密的器件，A/D 转换器件在使用的时候需要注
第 17 页 共 55页
中北大学信息商务学院2013届毕业论文
意数据采集的工作环境，以及系统的工作状态，以保证A/D转换的准确性。
（三）、A/D 转换精度；信号的带宽、A/D 转换器的分辨率通常都会影响到系统的误差，对于数据采集系统中的 A/D 转换，在设计时就应该注意计算 A/D 的前向通道应小于等于A/D 转换的量化误差，否则即便选取高分辨率的 A/D 转换器也不会带来性能的提升。
综上所述，在选择A/D转换芯片时应根据不同要求的转换系统选用不同型号的A/D芯片。不同的 A/D 转换工作原理不同，性能也不相同，因此在选择 A/D 转换芯片的时候要综合考虑其性能指标以及技术参数，这其中主要包括转换精度、转换时间等。
(1) 转换类型：A/D转换器可分为电压型 A/D 转换和电流型 A/D 转换，根据系统的输入信号特性选择电压型转换器。
(2) 分辨率：A/D 转换器对模拟信号的最小分辨能力，通常采用输出数字量的二进制位数来表示。一般的 A/D 转换分为 8 位、10 位、12 位等。
(3) A/D 转换精度：指 A/D 转换器对模拟信号转换后的所得结果相对于模拟量的实际值的准确度。转换精度分为绝对精度和相对精度，反映实际的A/D 转和理想的 A/D 转换所得的差值。
(4) A/D 转换时间：完成一次 A/D 转换所需要的时间，其倒数就是转换速度。 A/D转换电路作为本系统的核心部分之一，其性能决定了采样的速度和精度。位数越高、采样频率越高的A/D转换，所得到的数据精度越大、数据量也越大。为了配合时钟频率为1MHz的TCD132D线型CCD，并且达到较高的测量精度，因此本系统采用了美国TI公司生产采样速度快、转换精度高、分辨率高的高速模数转换芯片TLC5510。 3.3.3 TLC5510的特性及工作原理
TLC5510是一种采用CMOS工艺制造的8位并行A/D芯片，最高采样率为20MSPS，完全满足本数据采集系统的要求。同时由于TLC5510采用了半闪速结构及CMOS工艺，因而大大减少了器件中比较器的数量，而且在高速转换的同时能够保持较低的功耗。
在正常工作条件下，TLC5510的功耗为130mW。它不仅具有高速的A/D转换功能，而且还带有内部采样保持电路，从而大大简化了外围电路的设计。另外，由于其内部带有
第 18 页 共 55页
中北大学信息商务学院2013届毕业论文
了标准的分压电阻，因而可以从+5V的电源获得2V满刻度的基准电压。在本文中，TLC5510的主要作用是将CCD输出的高速模拟视频信号转换为与其模拟幅值相对应的8位数字视频信号。
TLC5510的工作时序如图3.10所示。
图3.10 TLC5510的工作时序
时钟信号CLK在每一个下降沿采集模拟输入信号。第N次采集的数据经过2.5个时钟周期的延迟后，将被送到内部数据总线上。在图3.10所示的工作时序的控制下，当第一个时钟周期的下降沿到来时，模拟输入电压将被采样到TLC5510内部结构的高比较器块和低比较器块，高比较器块在第二个时钟周期的上升沿的最后确定高位数据，同时，低基准电压产生与高位数据相应的电压。低比较器块在第三个时钟周期的上升沿的最后确定低位数据。高位数据和低位数据在第四个时钟周期的上升沿进行组合，这样，第N次采集的数据经过2.5个时钟周期的延迟之后，便可送到内部数据总线上。此时，如果输出使能OE有效，则数据就可以被送到8位数据总线上。由于CLK的最小周期为50ns，因此，TLC5510模数转换器的最大采样速率可以达到20MSPS。 3.3.4 数据采集总体设计
CCD的输出视频信号经过滤波、放大后输入到TLC5510的模拟信号输入端。TCD132D的工作频率是1MHz，根据采样定理，将TLC5510的时钟采样频率至少应设置为2MHz。为能够实现与CCD数据输出的严格匹配，将它的时钟信号和使能信号都连在CPLD上，从而实现TLC5510的同步控制，将CCD输出的高速模拟视频信号转换为与其模拟幅值相对应的8位数字视频信号，图3.11是A/D转换器TLC5510的外围电路。
第 19 页 共 55页
中北大学信息商务学院2013届毕业论文
图3.11 TLC5510A外围电路设计
3.3.5 CPLD对A/D转换的控制
为保证写入RAM的数据与A/D转换的数据相对应，A/D的工作时钟、RAM的写时钟、地址计数器时钟用同一个时钟。
在高速数据采集电路的设计中，有两个关键问题：（1）模拟信号的高速转换；（2）模数变换后对数据的提取及存储。本系统的设计是将得到的数据存储于SRAM中，为了验证数据的准确性，可以通过并口与计算机通讯将数据传入计算机显示，同时应用并口完成同步控制信号的发送。本系统应用CPLD一方面实现CCD的时序驱动和AD的同步控制，另一方面还实现了A/D采样数据的实时存储，将1024个有效像元的采样值依次存储于SRAM中，以支持下一步的数据分析。
图3.12为该系统的实现流程，当一个流程完成后,将在计算机的VC界面上显示相应的图像，并可利用得到的文本文件进行下一步的图像数据处理。
CCD及AD正确启动 转换数据 SRAM启动写数据 存储至指定行数
SRAM停止写数据等待命令 初始化系统 PC机发出启动命令
PC机发出读命令依次读数
第 20 页 共 55页
中北大学信息商务学院2013届毕业论文
图3.12 A/D转换及RAM控制流程图
下面是CPLD对A/D转换模块控制的设计： （1）A/D与电平转换芯片控制模块
图3.13 A/D与电平转换芯片控制模块
其中：输入: 物理输入引脚： AD_Data_in AD采样值输入 逻辑输入引脚: clk_1M (1MHz)时钟 输出： 逻辑输出引脚： AD_Data AD采样值输出
物理输出引脚： AD_en AD使能
Lvt245_en 电平转换芯片使能 AD_clk AD时钟输出 3.4 RAM模块的设计 3.4.1 RAM芯片的选取
在选取RAM芯片时，需要考虑的主要问题是存储器的存取速度是否与A/D转换器的转换速率以及USB传输速率相匹配。本文选用IS61WV20488BLL作为存储芯片，该芯片采用2M×8bit的存储模式，3.3V供电，采用高性能、低功耗CMOS工艺，具有低功耗休眠模式。而在本文中的线阵CCD所采集的一幅图像的数据规格为1024×1024bit，所以采用该SRAM存储器完全可以满足图像暂存的需要。IS61WV10248BLL的功能方块图如图3.14所示：
第 21 页 共 55页