杭州电子科技大学本科毕业设计
3.3.1 二进制信号的调制
二进制信号的调制仍由发送单片机来完成,如图9所示,A是二进制信号的编码波形,B 是频率为38KHz (周期为26μs) 的连续脉冲,C 是经调制后的间断脉冲串(相当于C = A ×B) ,用于红外发射二极管发送的波形。图9 中,待发送的二进制数据为101。图中脉冲个数仅为示意非真实情况。
表示‘1’表示‘0’表示‘1’ABCC=A*B图9 二进制信号的调制
3.3.2 二进制信号的解调
二进制信号的解调由一体化红外接收头HS38B来完成,它把接收到的红外信号(图10 中波形D ,也是图9 中波形C) 经内部处理并解调复原,在输出脚输出图10 中波形E (正好是对图9 中波形A 的取反) ,HS38B 的解调可理解为:在输入有脉冲串时,输出端输出低电平,否则输出高电平。可直接与单片机串行输入口及外中断相联，以实现随时接收遥控信号并产生中断，然后由单片机对编码还原。
- 7 -
杭州电子科技大学本科毕业设计
D原码‘1’原码‘0’原码‘1’E图10 红外接收头接收及输出波形
3.3.3二进制信号的解码
二进制信号的解码由接收单片机来完成,它把红外接收头送来的二进制编码波形通过解码,还原出发送端发送的数据。如图10 ,把波形E 解码还原成原始二进制数据信息101。
- 8 -
杭州电子科技大学本科毕业设计
4 硬件设计
4.1 主控芯片AT89S51
AT89S51是美国ATMEL公司生产的低功耗，高性能CMOS8位单片机，片内含4k bytes的可系统编程的Flash只读程序存储器,器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准8051指令系统及引脚。它集Flash程序存储器既可在线编程（ISP）也可用传统方法进行编程及通用8位微处理器于单片芯片中。 4.1.1 主要特性
? 8031 CPU与MCS-51 兼容
? 4K字节可编程FLASH存储器(寿命：
1000写/擦循环)
? 4.0－5.5V的工作电压范围 ? 全静态工作：0Hz-33MHz ? 三级程序存储器保密锁定 ? 128*8位内部RAM ? 32条可编程I/O线 ? 两个16位定时器/计数器
? 6个中断源
? 全双工串行UART通道 ? 可编程串行通道
? 低功耗的闲置和掉电模式
? 片内振荡器和时钟电路 ? 低功耗空闲和掉电模式
? 灵活的在系统编程（ISP字节或页写 图 11 AT89S51芯片引脚 模式）
4.1.2 功能概述
AT89S51 提供以下标准功能：4k 字节Flash 闪速存储器，128字节内部RAM，32个I／O 口线，看门狗（WDT），两个数据指针，两个16 位定时／计数器，一个5 向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。同时，AT89S51可降至0Hz的静态逻辑操作，并支持两种软件可选的节电工作模式。空闲方式停止CPU的工作，但允许RAM，定时／计数器，串行通信口及中断系统继续工作。掉电方式保存RAM 中的内容，但振荡器停止工作并禁止其它所有部件工作直到下一个硬件复位。
AT89S51方框图：
- 9 -
杭州电子科技大学本科毕业设计
图 12 AT89S51内部功能框图
4.1.3 引脚功能说明
Vcc：电源电压（5V）。 GND：电源接地。
P0 ：P0口是一组8位漏极开路型双向I／0口，也即地址／数据总线复用口。作为输出口用时，每位能驱动8个TTL逻辑门电路，对端口写“l”可作为高阻抗输入端用。在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间激活内部上拉电阻。在F1ash编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。
P1 ：Pl 是一个带内部上拉电阻的8位双向I／O口，Pl的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“l”，通过内部的上拉电阻把
- 10 -
杭州电子科技大学本科毕业设计
端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。Flash编程和程序校验期间，Pl接收低8位地址。
P2 ：P2 是一个带有内部上拉电阻的8 位双向I／O 口，P2 的输出缓冲级可驱动（吸收或输出电流）4 个TTL逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。
在访问外部程序存储器或16位地址的外部数据存储器（例如执行MOVX@DPTR指令）时，P2口送出高8位地址数据。在访问8 位地址的外部数据存储器（如执行MOVX@Ri 指令）时，P2 口线上的内容（也即特殊功能寄存器（SFR）区中P2寄存器的内容），在整个访问期间不改变。
Flash编程或校验时，P2亦接收高位地址和其它控制信号。
P3 ：P3 口是一组带有内部上拉电阻的8 位双向I／0 口。P3 口输出缓冲级可驱动（吸收或输出电流）4 个TTL逻辑门电路。对P3口写入“l”时，它们被内部上拉电阻拉高并可作为输入端口。作输入端时，被外部拉低的P3口将用上拉电阻输出电流（IIL）。P3口还接收一些用于Flash闪速存储器编程和程序校验的控制信号。P3口除了作为一般的I／0口线外，更重要的用途是它的第二功能，如下表所示：
表1 P3口的第二功能
端口引脚 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 第二功能 RXD（串行输入口） TXD（串行输出口） INT0（外部中断0） INT1（外部中断1） T0（定时/计数器0外部输入） T1（定时/计数器1外部输入） WR（外部数据存储器写选通） RD（外部数据存储器读选通） RST：复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将使单片机复位。WDT 溢出将使该引脚输出高电平，设置SFR AUXR的DISRT0 位（地址8EH）可打开或关闭该功能。DISRT0位缺省为RESET输出高电平打开状态。
ALE/PROG：当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。即使不访问外部存储器，ALE 仍以时钟振
- 11 -