8.观测数字锁相输入和鉴相输出
观测“插入指示”和“扣除指示”
思考：分析波形有何特点，为什么出现这种情况。 答：因为可变分频器的输出信号频率与实验所需频率接近，将其和从信号中提取的相位
36
参考信号同时送入相位比较器，比较的结果若是载波频率高了，就通过补抹门抹掉一个输入分频器的脉冲，相当于本地振荡频率降低；相反，若示出本地频率低了时就在分频器输入端的两个输入脉冲间插入一个脉冲，相当于本地振荡频率上升，从而了达到同步的目的 9.以CLK为触发，观测“BS2”
思考题：BS2恢复的时钟是否有抖动的情况，为什么？试分析BS2抖动的区间有多大？如何减小这个抖动的区间？
有抖动的存在，是因为可变分频器的存在使得下一个时钟沿的到来时间不确定，从而引入了相位抖动。而这种引入的误差是无法消除的。减小相位抖动的方法就是将分频器的分频数提高。
37
五．问题分析
1. 对实验思考题加以分析，按照要求做出回答，并尝试画出本实验的电路原理图 （1） 滤波法
（2） 数字锁相环法
38
2. 结合实验波形分析数字锁相环原理
超前-滞后型数字锁相环路由鉴相器,数控振荡器,环路滤波器组成。在该环路中,超前滞后数字鉴相器在每一个周期内将输入信号与本地时钟信号进行相位比较,输出相位误差信号送到环路滤波器,经低通滤波消除噪声和干扰，产生控制信号。数控振荡器根据控制信号插入或延迟高速时钟的脉宽,使得本地时钟信号的相位向输入信号相位靠近。
39