第三章 粮食水分在线测量硬件系统设计
成可调的电压输出。
其中电阻RCX1和RCX2是用作零点调整的。此时可变电容CX2的数值与参考电容CX1的值非常近，调整该两个电阻之一使电压VDIFF为零：
VDIFF?VLPOUT?VM → VDIFF?0
振荡器电容取值应尽量满足：
COSC?1.6CX1
电容CX1和CX2的取值可以超过范围，只是系统性能会下降，电气的极限数值会超出规定。同时应该注意流入集成电路的电流均为负，电阻和电容应该具有小的温度系数，电阻RCOSC、RCX1和RCX2应相互靠近，电容COSC、CX1、CX2也应相互靠近。
课题给定固定电容CX1：1000pF（其中传感器空载电容100pF）,传感器变化电容CX2：100~800pF，则根据公式计算得：COSC：1600pF，CL1：200nF，CL2：200nF。
如果信号VDIFF是放大的，他需要满足下式：VDIFF?400mV。
3.3 模数转换电路设计
因为AD7714是AD公司生产的24位艺∑—△串行模数转换器，主要应用于低频小信号的测量。与AD7710相比，AD7714在电源和数据接口方面作了较大改进，尤其是AD7714简单的三线数据接口，不仅简化了对器件的操作，而且减少了对系统资源的占用。AD7714是一个完整的用于低频测量应用场合的模拟前端，用于直接从传感器接收小信号并输出串行数字量。它使用∑—△转换技术实现高达24位精度的代码而不会丢失。输入信号加至位于模拟调制器前端的专用可编程增益放大器。调制器的输出经片内数字滤波器进行处理。数字滤波器的第一次陷波通过片内控制寄存器来编程，此寄存器可以调节滤波的截止时间和建立时间。AD7714有3个差分模拟输入(也可以是5个伪差分模拟输入)和一个差分基准输入。单电源工作(+3V或+5V)。因此，AD7714能够为含有多达5个通道的系统进行所有的信号调节和转换。AD7714很适合于灵敏的基于微控制器或DSP的系统，它的串行接口可进行3线操作，通过串行端口可用软件设置增益、信号极性和通道选择。AD7714具有自校准、系统和背景校准选择，也允许用户读写片内校准寄存器。CMOS结构保证了很低的功耗，省电模式使待机功耗减至15μW（典型值。
由于AD7714具有上述特点，所以，本课题在AD转换芯片选择中选择了该
- 21 -
第三章 粮食水分在线测量硬件系统设计
芯片。
3.3.1 AD7714各引脚功能
引脚1 SCLK：串行时钟。逻辑输入端，外部串行时钟加至此端以存取来自AD7714的串行数据。
引脚2 MCLK IN：器件的主时钟信号。可以用晶振或外部时钟提供。器件规定的时钟输入频率为1MHz和2.4576MHz。
引脚3 MCLK OUT：配合MCLK IN使用，当器件的主时钟是晶振时，晶振跨接在MCLK IN和MCLK OUT引脚之间。
引脚4 POL：时钟极性，逻辑输入端。它决定了在与微控制器之间传送数据时，串行时钟应闲置为高电平还是低电平。POL为低，闲置为低，POL为高，闲置为高。
引脚5 SYNC：逻辑输入端，当使用多个AD7714时，它用于数字滤波器和模拟调制器的同步。一般单个使用时都接高电平。
引脚6 RESET：逻辑输入端，低电平有效输入，它把器件的控制逻辑、接口逻辑、数字滤波器以及模拟调制复位到上电状态。
引脚7(8) AINI(AIN2)：可编程模拟输入通道1(2)。与AIN6一起用时作为准差分输入端；与AIN2(AIN1)一起用时作为差分输入对的正(负)输入端。
引脚9(10) AIN3(AIN4)：可编程模拟输入通道3(4)。与AIN6一起用时作为准差分输入端；与AIN4(AIN3)一起用时作为差分输入对的正(负)输入端。
引脚11 STANDBY：把此引脚置为低电平将关断模拟和数字电路，电流消耗减至5mA(典型值)。
引脚12 AVDD：为模拟正电源电压。
引脚13 BUFFER：逻辑输入端。低电平时AVDD线中流过的电流减至270mA； 高电平时使输入端有较高的源阻抗。
引脚14 REFIN (-)：差分基准输入的负输入端，只要REFIN(+)大于REFIN(-)的条件下，则REFIN(-)可位于AVDD和AGND之间的任何值。
引脚15 REFIN(+)：差分基准输入的正输入端，在REFIN(+)必须大于REFIN(-) 的条件下，基准输入是差分的。REFIN(+)可位于AVDD和AGND之间的任何值。 引脚16 AIN5：可编程模拟输入通道5。与AIN6一起用时作为差分输入对的正输入端。
引脚17 AIN6：模拟输入通道6。它是准差分模式下AIN1到AIN4的基准点；与AIN5一起用时作为差分输入对的负输入端。
- 22 -
第三章 粮食水分在线测量硬件系统设计
引脚18 AGND：模拟电路的地基准点。 引脚19 CS：片选逻辑输入端，低电平有效。
引脚20 DRDY：逻辑输出端。它是AD7714的数据寄存器有新的数字可供使用的标志。
引脚21 DOUT：AD7714的串行数据输出端。通过它输出片内寄存器信息以及模拟转换后的数据。
引脚22 DIN：AD7714的串行数据输入端。通过它将串行数据输入片内寄存器(数据寄存器除外)。
引脚23 DVDD：数字正电源电压。 引脚24 DGND：数字电路的地基准点。 3.3.2 AD7714性能特点
? 采用∑一△技术，最高可实现24位无误码输出，同时保证INL<0.0015（数据输出频率小于60Hz）；
? 具有前端增益可编程放大器，增益值在l~128内可选，内含可编程低通滤波器和可读写系统校准系数；
? 有5通道输入，可根据需要采用3路差分输入或4路伪差分输入； ? 低噪声，RMS噪声<150nV；
? 低功耗，典型电流值为226μA(省电模式仅为4μA)； ? 采用单3V供电(AD7714—3)或单5V供电(AD7714—5)方式。 3.3.3 AD7714片内寄存器及其功能
AD7714包含8个片内寄存器。对所有寄存器的读写操作首先都需要对通信寄存器进行写操作，写入通信寄存器的内容会等你够了下一次读写操作所使用的寄存器。通信寄存器的格式如下： 0/DRDY RS2 RS1 RS0 R/W CH2 CH1 CH0 在对通信寄存器进行写操作时，0/DRDY位必须为“0’’，若为“1”，则AD7714将处于等待状态直到该位被写入“0”。读取通信寄存器时，0/DRDY位表示数据是否转换好，和DRDY引脚上的信号一致。R/W位为“1”，表示下一次操作为读操作，为“0’’表示下一次操作为写操作。
RS2~RS0决定下一次读写操作所使用的寄存器。 CH2~CH0决定所进行操作的模拟输入通道。 模式寄存器
- 23 -
第三章 粮食水分在线测量硬件系统设计
模式寄存器是8为可读写寄存器，其格式为： MD2 MD1 MD0 G2 G1 G0 B0 FSYNC MD2、 MD1、MD0用于期间工作模式的选择。 G2、G1、G0用于可编程增益放大器PGA的增益选择。
B0=“0”将断开耗尽电流，B0=“l”则使耗尽电流加在AIN(+)和AIN(-)之间，“0”为缺省值。FSYNC位用于控制滤波器同步，高电平时，将使滤波控制逻辑、器件校准控制逻辑和∑一△转换器挂起而处于复位状态；若FSYNC为低电平，滤波器和转换器将恢复对数据的处理，FSYNC的电平不影响AD7714的数据输入输出操作和DRDY信号。
滤波寄存器
滤波寄存器是两个可读写的8位寄存器。 滤波 高位寄存器格式为： B/U B/U WL WL BST BST ZERO FS11 FS10 FS10 FS9 FS9 FS8 FS8 A型 Y型 CLKDIS FS11 滤波器地位寄存器格式为： FS7 FS6 FS5 FS4 FS3 FS2 FS1 FS0 B/U置“0”时选择双极性操作方式，置“l”时选择单极性操作方式。WL位决定AD转换的位数，置“0”选择16位方式，置“1”选择24位方式。对于BST位，当fCLK=1MHz或fCLK=2.4576MHZ且增益在1~4之间时，此位为“0”，能减小从AVDD获取的拉电流(置“1”时器件也能工作)。在fCLK=2.4576MHz且增益在8~128之间时，该位只有置“1”才能保证器件正常工作。对A型AD7714，ZERO位必须为“0”。对Y型AD7714，CLKDIS位用于控制MCLK OUT引脚上的信号。在使用石英/陶瓷谐振器时，若该位置“l’’，AD7714时钟将停止并关闭AD转换。
AD7714片内数字滤波器是一个SinC3滤波器。FS11~FS10用于滤波器第一陷波点的选择，同时也决定AD数据的输出速率，因为AD7714的数据输出速率等于滤波器第一陷波点的频率。若N为FSll~FS10所表示的十进制数大小(非BCD码)，则第一陷波点频率等于(fCLK/128)/N。在选择FSll~FS10时，应保证其取值在19~4000之间。滤波器第一陷波点频率的选择将影响模数转换的有效数据，只有在该频率小于60Hz时，才能保证24位无误码。若取1kHz，则只能保证12位无误码。
- 24 -
3.3.4 AD7714与单片机接口
以轮询的方式来确定，另外还可以以中断方式来实现。
第三章 粮食水分在线测量硬件系统设计
与AT89C52的典型接口电路和主要程序设计流程图如图3.6和3.7。
了第一种连接方式，并通过监视通信寄存器的DRDY位以确定数据寄存器何时
RXD（P3.0）与AD7714的DATAIN和DATAOUT进行数据传送，并利用AT89C52
的TXD自带的时钟信号提供给AD7714的SCLK；一种是用AT89C52的某一端
口位(如Pl.0)与AD7714的DATAIN和DATAOUT进行数据传送，对另一端口位
(如Pl.1)编程产生时钟信号以提供给AD7714的SCLK。本文设计如图3.6，给出
AD7714和AT89C52的接口可以通过两种方式实现，一种是用AT89C52的
有新数据，当然也可以用AT89C52的一个端口位与AD7714的DRDY引脚相连，
图3.6 AD7714与89C52的接口电路
- 25 -