实验5 触发器功能测试及时序逻辑电路
1、二-五-十进制异步集成计数器CT74LS290
74290片内有两个独立的计数器。一个是二进制计数器，CP0为时钟脉冲输入端，Q0为输出端；另一个是异步五进制加计数器，CP1为时钟脉冲输入端，Q3，Q2，Q1为输出端。R0A，R0B称为异步复位端，S9A，S9B称异步置“9”端。其引脚排列见图4-1（a）。其功能见表4。
表4 CT74LS290异步计数器逻辑功能表
输 入 复 位 端 R0A 1 1 0 × 0 × 0 × 输 出 S9B × 0 1 1 × 0 0 × 置 “9” 端 S9A 0 × 1 1 0 × × 0 R0B 1 1 × 0 × 0 × 0 Q3 0 0 1 1 Q2 0 0 0 0 Q1 0 0 0 0 Q0 0 0 1 1 计 数 CT74LS290芯片引脚图如图5-4所示。
图5-4 二-五-十进制计数器74LS290
2、集成计数器的模值修改
模值为M的集成计数器可以被用来实现模为任意值的计数器电路。利用集成计数器的清零功能或置数功能可以减小集成计数器的模，而多片集成计数器相连又可以扩展计数器的模。
①反馈清零法
利用集成计数器的清零功能实现状态跳转，可以减少计数器的模，使模N 74LS290为异步清零，可以利用无效状态SN的二进制编码综合出清零控制信号，使集成计数器立即被清为全“0”状态，SN状态转瞬即逝，不能维持。 ②反馈预置数法 利用集成计数器的预置数功能（控制端LD）实现状态跳转，减少计数器的模，使模N 29 实验5 触发器功能测试及时序逻辑电路 若预置数码值为全“0”，则称反馈置零。同反馈清零法一样，根据集成计数器预置控制方式的不同，置零控制信号可以由无效状态SN的二进制编码产生。 三、实验内容和步骤 1．基本RS触发器功能测试 按图5-1电路将两个二输入与非门组成基本RS触发器，输入RD、SD分别接一个逻辑开关，输出的逻辑状态各用一个LED发光二极管指示。根据表5中条件逐项设置RD、SD的输入电平测试电路输出Q的状态，分析逻辑功能。最后两项反复操作几遍，看RD、SD同时从“0”变为“1”后，Q状态是否一致。 表5 与非门组成的基本RS触发器的逻辑功能测试 RD SD Q 0 1 1 1 0 1 1 1 0 1 0 1 Q 功 能 2．集成JK触发器功能测试 （1）测试集成触发器的直接置位、复位功能。 SD在实验装置的左上角的四个JK触发器中任选一个，然后将直接置位、复位输入RD、 各接一个逻辑开关，输出Q、Q各接一个发光二极管。按表6控制 RD，SD，记录触发器的输出状态。最后两项反复操作几遍，看RD，SD同时从“0”变为“1”后，输出Q是否为同一状态。 表6 集成JK触发器的直接置位、复位功能测试 RD SD 0 1 1 1 0 1 1 1 0 1 0 1 Q Q 功 能 30 实验5 触发器功能测试及时序逻辑电路 （2）测试JK触发器的触发方式和逻辑功能。 JK触发器的RD，SD同时置“1”，触发器的J，K输入各接一个逻辑开关，触发时钟CP接实验装置右下方的正脉冲（“单次脉冲”按钮上面的左插孔 ）。“单次脉冲”按钮在 静止状态为低电平“0” （LED指示灯灭），当按下按钮后，左插孔则输出高电平“1”(上升沿，LED指示灯亮)，所以按下按钮的过程产生脉冲的上升沿↑，而松开按钮的过程产生脉冲的下降沿↓（左插孔输出低电平“0”，LED指示灯灭）。 使RD=0直接复位JK触发器，然后RD置1。按表7控制J、K和CP的输入，记录JK触发器的输出状态。测试完毕保留电路。 其中CP的上升沿（↑）是指按下脉冲按钮，记录下Q、Q 的状态后再松开脉冲按钮，记录CP下降沿（↓）后的触发器状态。 表7 集成JK触发器的触发方式和激励功能测试 J K CP Q Q 1 0 ↑ 1 0 ↓ 0 0 ↑ 0 0 ↓ 0 1 ↑ 0 1 ↓ 1 1 ↑ 1 1 ↓ 1 1 ↑ 1 1 ↓ （3）将控制RD或SD的开关置低电平“0”，J、K置“1”，再按下脉冲按钮，观察触发器的输出状态能否改变。 3．集成D触发器功能测试 任选实验装置左上角的四个D触发器中的一个，然后将直接置位SD、复位输入RD接高电平（+5V），输出Q、Q各接一个发光二极管。 激励输入D接逻辑开关，触发时钟CP接负单脉冲（“单次脉冲”按钮上面的右插孔 ）。 — 负单脉冲按钮在静止状态为高电平“1”，按下后为低电平“0”。所以按下按钮的过程产生脉冲的下降沿↓，松开按钮的过程产生脉冲的上升沿↑。 按表8控制D和CP的输入，记录D触发器的输出状态。其中CP的下降沿（↓）是指按下脉冲按钮，记录下Q、Q 的状态后再松开脉冲按钮，记录CP上升沿（↑）后的触发器状态。 — 表8 D触发器功能测试 D CP Q Q 1 ↓ 1 ↑ 0 ↓ 0 ↑ 31 实验5 触发器功能测试及时序逻辑电路 4．触发器应用电路 （1）D触发器应用电路 按图5-5连接D触发器电路，输出接发光二极管。各触发器的各触发器的置位端SD全部悬空（置“1”），复位端RD串接后接在逻辑开关上，先使计数器清零（开关拨向下），然后向上拨动开关将RD置“1”，使计数器在CP脉冲作用下开始计数，观察４个发光二极管的状态变化规律记录在表9中，记录一个循环周期。 图5-5 D触发器应用电路 表9 图5-5电路状态变化关系 CP Q3 Q2 Q1 Q0 CP Q3 Q2 Q1 Q0 0 0000 9 1 10 2 11 3 12 4 13 5 14 6 15 7 16 8 17 （2）集成二-五-十进制异步加计数器CT74LS290应用 ①按图5-6（a）连接电路。注意管脚14（VCC）接+5V，管脚7（GND）接电源地。时钟CP接1Hz脉冲信号，输出Q3 ~ Q0接发光二极管。观察输出状态变化规律与表10的预习结果是否一致。说明电路功能。 （a） CT74LS290应用电路 （b）CT74LS290组成六进制加法计数器 图 5-6 集成二-五-十进制异步加计数器CT74LS290应用 32 实验5 触发器功能测试及时序逻辑电路 表10 图5-6（a）电路的状态转换关系 CP Q3 ~ Q0 0 1 2 3 4 5 6 7 电路功能为 ② 按预习完成的图5-6（b）连接六进制加法计数器电路。输出Q3 ~ Q0接逻辑实验箱上方左边的七段显示器译码输入，观察显示结果。 四、实验设备器材 1．数字逻辑实验箱 1台 2．集成器件CT74LS290 1片 五、实验预习要求 1．复习基本RS触发器、JK触发器及D触发器的工作原理及特点。 2．考虑图5-5电路中D触发器转换成了什么触发器？（T触发器还是Tˊ触发器）。 3．分析图5-5，图5-6（a）电路的功能，列出各电路Q3 ~Q0状态转换图。 4． 用CT74LS290设计一个六进制加法计数器，要求状态码从“0000”到“0101”循环变化。在图5-6（b）中完成电路连线图。 六、实验注意事项 1．TTL集成器件必须连接5V工作电源才能实现逻辑功能，电源的极性不能接反。 2．触发器工作在同步触发状态时，直接置位、复位控制必须输入无效电平“1”。 七、实验思考题 考虑是否能用JK触发器实现二进制加计数功能，画出电路逻辑图。 八、实验报告要求 1．完成实验预习要求。 2．完成实验内容中的记录要求。 3．回答思考题。 33