1.选择填空
1）组合逻辑电路是由（ ）构成。
A、门电路 B、触发器 C、门电路和触发器 D、计数器 2）时序逻辑电路是由（ ）构成。
A、门电路 B、触发器 C、门电路和触发器 D、计数器 3）组合逻辑电路的输出是由（ ）决定。
A、输入状态 B、输入和现态 C、门电路和触发器 D、触发器 4)十进制数98对应的二进制数为（ ）
A、 01011110 B、01100010 C、 11000100 D、01100100 5）７４ＬＳ20是（ ）与非门。
A、二－４输入 Ｂ、四－２输入 Ｃ、二－２输入 Ｄ、四－４输入 6）７４ＬＳ04是（ ）与非门。
A、二－４输入 Ｂ、四－２输入 Ｃ、六反相器 Ｄ、四－４输入 7）1）７４ＬＳ10是（ ）与非门。
A、三－3输入与非门 Ｂ、四－２输入 Ｃ、二－２输入 Ｄ、四－４输入 8）７４ＬＳ00是（ ）与非门。
A、二－４输入 Ｂ、二－２输入 Ｃ、四－２输入 Ｄ、四－４输入 9). 在下列逻辑部件中，属于组合逻辑电路的是（ ）。 A、 计数器
B、数据选择器
C、 寄存器
D 、触发器
10). 在下列逻辑部件中，不属于组合逻辑电路的是（ ）。 A) 计数器
B) 数据选择器
C) 加法器
D) 编码器
11）在函数F=AB+AC+BC的真值表中，F=1的状态有（ ）个。 A、2 B、4 12）在函数Y=ABC+ A、2 B、4
C、 6
D、7
的真值表中，F=0的状态有（ ）个。
C、 6
D、7
13）边沿控制触发的触发方式为（ ）。
A、上升沿触发 B、下降沿触发 C、可以是上升沿触发，也可以是下降沿触发 D、可以是高电平触发，也可以是低电平触发 14）电平控制触发触发器的触发方式为（ ）。
A、上升沿触发 B、下降沿触发 C、可以是上升沿触发，也可以是下降沿触发 D、可以是高电平触发，也可以是低电平触发 15）半加器的逻辑功能是（ ）。
A、两个二进制数相加 B、两个同位的二进制数相加
C、两个二进制数的和的一半 D、两个同位的二进制数及来自低位的进位三者相加 16）全加器的逻辑功能是（ ）。
A、两个二进制数相加 B、两个同位的二进制数相加
C、两个二进制数的和的一半 D、两个同位的二进制数及来自低位的进位三者相加 17) 组合逻辑电路（ ）。
A、具有记忆功能 B、没有记忆功能 C、有时有记忆功能，有时没有 D、以上都不对
18) 时序逻辑电路（ ）。
A、具有记忆功能 B、没有记忆功能 C、有时有记忆功能，有时没有 D、以上都不对
19) 对于三变量逻辑函数，最小项有（ ）个 。
A、1 B、2 C、4 D、8 20) 对于四个变量逻辑函数，最小项有（ ）个 。.
A、4 B、8 C、16 D、32
21）组合逻辑电路某一时刻的输出状态，与该时刻之前的输入信号（ ）。 A、有关 B、无关 C、有时有关，有时无关 D、以上都不对
22）经过有限个CP，可由任意一个无效状态进入有效状态的计数器是（ ）自启动的计数器。 A、能 B、不能 C、不一定能 D、以上都不对
23）经过有限个CP，不能由任意一个无效状态进入有效状态的计数器是（ ）自启动的计数器。 A、能 B、不能 C、不一定能 D、以上都不对
24）计算机键盘上有101个键，若用二进制代码进行编码，至少应为（ ）位。 A) 6 B) 7 C) 8 D) 51 25） 十进制数-102的原码是（ ）。
A) 01100110 B、11100110 C、10011001 D、 10011011 或
二、判断题
1.与非门、或非门和非门都具有2个输入端和一个输出端。（ ） 2.两个函数若是相等，他们的逻辑表达式一定相同（ ） 3..两个函数若是相等，它们的真值表一定相同。（ ） 4.两个函数若是相等，他们的逻辑电路图一定相同（ ） 5.在或门电路后面加上非门，就构成了或非门电路。（ ） 6.在同或门电路后面加上非门，就构成了异或门电路。（ ） 7.3线—8线译码电路是三—八进制译码器。（ ） 8.非门可以用与非门代替。（ ）
9.触发器有两个稳定状态，一个是现态，一个是次态。（ ） 10.触发器有两个稳定状态，一个是0态，一个是1态。（ ）
11.触发器有三个稳定状态，一个是0态，一个是1态，一个是不定状态。（ ） 12.同步D触发器的Q端和D端的状态在任何时刻都是相同的。（ ） 13.主从JK触发器和边沿JK触发器的特性方程是不相同的。（ ）
14.当时序逻辑电路进入无效状态后，若能自动返回有效工作状态，该电路能自启动。（ ）
15.当时序逻辑电路进入无效状态后，若不能在下一个时钟脉冲作用后自动返回有效工作状态，就说该电路不能自启动。（ ）
16.时序逻辑电路的特点是在任何时刻的输出不仅和输入有关，而且还取决于电路原来的状态。（ ） 17.时序逻辑电路的特点是在任何时刻的输出只与输入有关，而与电路原来的状态无关。（ ） 18.同步触发器一定要有直接“置位端”和直接“复位端”。（ ） 三、填空题
1.与门、或门和非门都具有多个输入端和（ ）个输出端。
2.（100）10=（ ）2； （100）10=（ ）8421BCD 3.有N个变量组成的最小项有（ ）个。
4.基本RS触发器的特征方程为（ ）,约束条件是（ ）。 5.触发器有两个稳定状态，一个是（ ），一个是（ ）。 6.格雷码特点是任意两个相邻的代码中有 （ ）位二进制数位不同。 7.主从JK触发器和边沿JK触发器的特性方程是 （ ）同的。 8.全加器是指能实现两个加数和（ ）数相加的算术运算逻辑电路。 9．时序逻辑电路的输出不仅与 （ ）有关，而且与（ ） 有关。
10.一个2线－4线译码器，其输入端的数目（ ），输出端数目 （ ）。
四、分析题
1.分析如图所示的组合逻辑电路的功能
A 1 & F1 ≥1 F3 F2 B
2．触发器电路如下图所示，试根据图中CP、J的波
1 &
形，对应画出输出端Q的波形，并写出Q的状态方程。设触发器的初始状态均为0。
Q 1J C
C>C1 P
“1” 1K A
3．触发器电路如下图所示，试根据图中CP、D的波形，对应画出输出端Q的波形，并写出Q的状态方程。设触发器的初始状态均为0。 C1D >C1 CP
D
4. 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）
123456CPJK
5、触发器电路如下图所示，设初始状态Q=0，试画出在CP作用下Q、Y的波形。
CP1JCPC11KQQ&YQY
Q01DCPC111JC11KQ1CPQ0Q1.
6.分析时序电路的逻辑功能。
CPFF0 FF1 FF2Q1Q01D1D1D C1 C1 C1Q0Q1Q2Q2 解：（1）驱动方程式：
（2）状态方程： （3）计算、列状态表：
Q2n
Q1n Q0n n?1n?1n?1QQ2Q0 1 时钟条件
（4）画状态图、时序图： （5）电路功能： 7.分析时序电路的逻辑功能。
解（1）驱动方程式： (2) 状态方程： (3)计算、列状态表：
Q2n Q1n Q0n n?1n?1n?1QQ2Q01 时钟条件 （4）画状态图、时序图： (5)电路功能：
8.分析时序电路的逻辑功能。
解：（1）驱动方程式： (2)状态方程： (3)计算、列状态表：
Q2n
Q1n Q0n n?1n?1n?1QQ2Q01 时钟条件