测试IOS，以VDDmax作为器件的VDD电压。首先对芯片进行预处理，使其待测的管脚均输出逻辑1。然后由DC测试单元（如PMU）施加0V电压到其中的某根单独的输出管脚，接着测量电流并将测量值与器件的规格书相比较，这一过程不断重复直到所有待测管脚测试完毕。器件规格书通常会标识管脚允许短路的最大时间以防止器件过热损毁，具体内容，注意规格书中相关环节中“*”、“Notes”、“Maximum Ratings”等字样所给出的信息。
图4-23. IOS测试 避免热切换
IOS测试要求细致的程序规划以避免惹切换。前面说过，器件输出被预处理为逻辑1，器件输出的电压将在VOH和VDD之间。一旦PMU驱动0V电压然后再短接到器件输出上，因为存在电压差，高电流将随之产生，热切换的问题也就随之而来。
正确的操作方法是，先设定PMU为电压测量模式，保持0电流，然后连接到待测的输出管脚，测量器件的VOH电压并记录。接着断开连接，设定PMU驱动输出刚才测量到的VOH电压。这样PMU与DUT输出端的电压就一样了，就可以安全地连接到一起，从而避免了热切换。连接到一起后，PMU再驱动0V电压，测量电流并比较测量值。测量完毕后再恢复VOH电压并断开连接，接着将PMU连接到下一待测管脚，再驱动0V电压?? (标记:先用PMU量测output在0uA时的VOH电压，再设定PMU驱动output所量得的VOH电压，这样保证来了PMU与DUT输出端的电压一样，从而避免热切换。) 大家还记得为什么要避免热切换吗？（第三页）
阻抗计算
IOS测试实际上测量的是输出端处于短路状态下的相关阻抗。通过对输出管脚施加0V电压并测量电流，输出端的电阻通过欧姆定律可以计算得出。器件的规格书定义了可接受的电流范围，我们可以计算相应的阻抗条件，如下图。我们可以看到，输出能提供并能保证测
试通过的最小阻抗值是61.7 ohm，低于此阻抗，电流超过上限，测试判为失效；最大阻抗值是175 ohm，高于此阻抗，电流低于下限，测试也判为失效。
图4-24.阻抗计算 故障寻找
打开datalogger观察测量结果，拿一颗标准样片（良品）测试后，其测试结果不外乎以下三种情况：
1． 电流在正常范围，测试通过； 2． 电流高于上限，测试不通过； 3． 电流低于下限，测试不通过。
通常IOS测试在测试流程中放在功能测试和VOL/VOH测试之后，所有的向量序列，包括DC测试中用到的预处理向量，需要在Gross Function中验证，以保证设置器件到DC测试相应的状态时向量运行正确。
确定器件功能完好后，VOL/VOH测试用于验证器件输出在正常电流负载（IOL/IOH）下正确工作。只有以上测试进行并且通过，IOS测试fail才能肯定不是因为器件损坏（不满足设计要求）或者没有正确地被预处理。
Datalog of: IOS
Serial/Static test using the PMU
Pin Force/rng Meas/rng Min Max Result
PIN1 0.000V/2V -52.4ma/100ma -85.0mA -30.0mA PASS PIN2 0.000V/2V -28.5ma/100ma -85.0mA -30.0mA FAIL PIN3 0.000V/2V -61.6ma/100ma -85.0mA -30.0mA PASS
PIN4 0.000V/2V -92.3ma/100ma -85.0mA -30.0mA FAIL PIN5 0.000V/2V -0.00ma/100ma -85.0mA -30.0mA FAIL
当一个失效产生，首先根据电流的测量数据判断失效原因：
如果超出上限，则是输出电阻过高导致电流不足。在上面的datalog中，pin2就是这种情形。测试机内部硬件的固有阻抗可能被计算在内，导致器件的输出管脚显示阻抗过高，可用电阻元件验证机台自身的精度。
如果低于下限，则是输出电阻过低导致电流过大，pin4就是这种情形。
如果测量值是0或者接近于0电流，如pin5，这意味着器件的输出可能处于错误的逻辑状态。当输出处于逻辑0，而PMU施加到管脚的也是0V电平，则不会有电流产生。这种错误通常由预处理向量中某个不正确的序列引起，如果器件没有被严格正确地预处理，你就要应付这些错误。只要输出被预处理到正确的逻辑状态，IOS测试通过的可能性很大。
第五章．功能测试（2.测试周期及输入数据）
测试周期
测试周期（test cycle或test period）是基于器件测试过程中的工作频率而定义的每单元测试向量所持续的时间，其公式为：T=1/F，T为测试周期，F为工作频率。
每个周期的起始点称为time zero或T0，为功能测试建立时序的第一步总是定义测试周期的时序关系。
输入数据
输入数据由以下因素的组合构成：
? 测试向量数据（给到DUT的指令或激励） ? 输入信号时序（信号传输点） ? 输入信号格式（信号波形） ? 输入信号电平（VIH/VIL）
? 时序设置选择（如果程序中有不止一套时序）
最简单的输入信号是以测试向量数据形式存储的一个逻辑0或逻辑1电平，而代表逻辑0或逻辑1的电平则由测试头中的VIH/VIL参考电平产生。
大部分的输入信号要求设置为包含唯一格式（波形）和时序（时沿设定）的更为复杂的数据形式，主程序中会包含这些信息并通过相应的代码实现控制和调用。
一些老的测试机是资源分享结构，这意味着测试硬件可同时提供的输入时序、格式、电平都是有限的，这增加了测试程序开发的难度；而拥有per pin结构的测试系统则使程序开发大大简化，因为每个管脚都可以拥有自己的时序、格式和电平。
输入信号格式
信号的格式很重要，使用得当可以保证规格书定义的所有AC参数均被测试。信号格式与向量数据、时沿设定及输入电平组合使用可以确定给到DUT的输入信号波形。图5-2给
出了一些信号格式的简单描述，有心的朋友应该熟悉并记住他们。
图5-2.信号格式
NRZ Non Return to Zero，不返回，代表存储于向量存储器的实际数据，它 不含有时沿信息，只在每个周期的起始（T0）发生变化。
DNRZ Delayed Non Return to Zero，延迟不返回，顾名思义，它和NRZ一样 代表存储于向量存储器的数据，只是周期中数据的转变点不在T0。如果当前周期和前一周 期的数据不同，DNRZ会在预先定义的延时点上发生跳变。
RZ Return to Zero，返回0，当数据为1时提供一个正向脉冲，数据为0 时则没有变化。RZ信号含有前（上升）沿和后（下降）沿这两个时间沿。当相应管脚的 所有向量都为逻辑1时，用RZ格式则等于提供正向脉冲的时钟。一些上升沿有效的信 号，如片选（CS）信号，也会要求使用RZ格式。
RO Return to One，返回1，与RZ相反，当数据为0时提供一个负向脉冲，数据为1时则保持。RO信号也有前（下降）沿和后（上升）沿。当相应管脚的所有向量都为逻 辑0时，RO格式提供了负向脉冲的时钟。一些下降沿有效的信号，如始能（OE/）信号， 会要求使用RO格式。
SBC Surround By Complement，补码环绕，当前后周期的数据不同时，它 可以在一个周期内提供3个跳变沿，信号更为复杂：首先在T0翻转电平，等待预定的延 迟后，在定义的脉冲宽度内表现真实的向量数据，最后再次翻转电平并在周期内剩下的时 间保持。SBC是运行测试向量时唯一能同时保证信号建立（setup）和保持（hold）时间的信 号格式，也被称为XOR格式。
ZD Z（Impendance）Drive，高阻驱动，允许输入驱动在同一周期内打开
和关闭。当驱动关闭，测试通道处于高阻态；当驱动打开，则根据向量给DUT送出逻辑 0或1。
输入信号时序
一旦决定了测试周期，周期内各控制信号的布局及时沿位置也就可以确定了。通常来 说，输入信号有两类：控制信号和数据信号。数据信号在控制信号决定的时间点提供数据 读入或锁定到器件内部逻辑。
第一个要决定的是控制信号的有效时沿和数据信号的建立和保持时间，这些信息将决 定周期内各输入信号时间沿的位置。
接下来决定各输入信号的格式。时钟信号通常使用RZ（正脉冲）或RO（负脉冲）格 式；上升沿有效的信号如片选（CS）或读（READ）常使用RZ格式；下降沿有效的信号 如输出始能（OE/）常使用RO格式；拥有建立和保持时间要求的数据信号常使用SBC格 式；其他的输入信号则可以使用NRZ或DNRZ格式。
输入信号由测试系统各区域提供的数据组合创建，最后从测试头输出的信号波形是测 试向量、时沿设置、信号格式及VIH/VIL设置共同作用的结果，如图5-3。
图5-3.输入信号的创建
第五章．功能测试（3）——输出数据
输出数据
输出部分的测试由以下组合：