一、单项选择题 (20分, 每小题2分)
1．运算器虽由许多部件组成，但核心部件是__B_。 A．数据总线 C．多路开关
B．算术逻辑运算单元 D．累加寄存器
2．目前在小型和微型计算机里最普遍采用的字符编码是____C_____。 A．BCD码 B．海明码
C．ASCII码
D．十六进制码
3．某机字长16位，其中1位符号位，15位表示尾数，若用定点整数表示，则最大正整数是___C___。 A．216
B．216?1
C．215?1
D．215
4．执行一条一（内存）地址加法指令共需要____B_____次访问主存。 A．1
B．2
C．3
D．4
5．在寄存器间接寻址方式中，操作数应在___D______中。 A．寄存器 B．堆栈栈顶
C．累加器
D．主存单元
6．两补码数相加，采用1位符号位，当__D____时，表示结果溢出。 A．符号位有进位
C．符号位为1
B．符号位进位和最高位进位异或结果为0 D．符号位进位和最高位进位异或结果为1
7．存储器进行一次完整的读写操作所需的全部时间称为____A_____。 A．存取周期
B．存取时间
C．CPU周期
D．机器周期
8．动态RAM的刷新是以____C_____为单位进行的。 A．存储单元
B．存储位
C．行
D．列
9．在计算机系统中，表征系统运行状态的部件是____D_____。 A．IR
B．AR
C．PC
D．PSW
10． 主机与设备传送数据时，采用____A___，主机与设备是串行工作的。 A．程序查询方式
B．中断方式
C．DMA方式
D．通道方式
二、判断题 (10分，每小题1分)
1．__对__在I/O接口电路中，主机和接口一侧的数据传送总是并行的。 2．____对___有符号阵列乘法可用无符号阵列乘法器和求补器实现。 3．_____错__磁带和磁盘都是直接存储设备。
4．_____错__操作控制器的功能是完成指令操作的译码。
5．_____错__微指令的操作控制字段采用字段编码时，兼容的微命令应该安排在同一段中。 6．____错___随机存储器都需要定时地进行刷新。
第 1 页 共 10 页
7．___错____浮点数对阶的原则是：大阶向小阶看齐。. 8．___对____在一条机器指令中可能出现不止一种寻址方式。 9．_____错__若[X]补＞[Y]补，则︱X︱＞︱Y︱。
10．____错___单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一
个数常需采用立即寻址方式。
三、填空题 (20分，每空2分)
1．一个8位二进制整数，若采用补码表示且由4个1和4个0组成，则最小值的真值为 __ -121（10000111） ____。
2．某计算机字长32位，其存储容量为16MB，若按字编址，它的寻址空间是__ 16MB ___。 3．推算16K×1位双译码结构存储芯片的存储体阵列的行数和列数是__ 128行*128列___。 若使用的存储芯片为动态RAM，设该存储器的刷新周期为0.5μs，该存储器的实际刷新时间 为__ 64us ___。
4．微机A的CPU主频为8MHz，则A机的CPU时钟周期是__ 0.125us___。若A机的平均 指令执行速度为0.4MIPS，则A机的平均指令周期是_2.5us ___。 5．一个512KB×8的存储器，其地址线和数据线的总和是__ 27根___。
6．CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次， 已知cache存取周期为50ns，主存存取周期为250ns。cache的命中率h=__0.95 ， cache与内存的速度比r=__5 。
7．采用流水线执行以下指令：I1 ADD R1，R2，R3 ；(R2)＋(R3)- I2 SUB R4，R1，R5 ； (R1)－(R5)->R4 存在__RAW 类型的数据相关冲突。
四、浮点运算题（10分）[以下题答案纯属个人答案，仅供参考]
有以下两浮点数（阶码和尾数都用补码表示） X 阶码 0000 尾数 0.10000111 Y 阶码 1111 尾数 0.11100100 求X－Y之值。2?1?0.1000001
第 2 页 共 10 页
五、机器码填表（10分）
已知一个数的真值、原码、反码或补码，填写其余的值及补码的奇校验位。
真值 10/16 0 -0 15/16 –0.0100
原码 0.1010 0.0000 1.0000 0.1111 1.0100 补码 0.1010 0.0000 0.0000 0.1111 1.1100 反码 0.1010 0.0000 1.1111 0.1111 1.1011 补码的奇校验位(1位) 1 1 1 1 0 六、存储器设计题（15分）
完成图中地址线、数据线和控制线的连接，要求EPROM的地址从1000H开始，RAM的存储 空间与EPROM的存储空间连续，EPROM为低地址，RAM为高地址。RAM的地址范围是多少？EPROM的地址范围是多少？整个存储空间共有多少个字节？
第 3 页 共 10 页
RAM的地址范围是1800H----1DFFH EPROM的地址范围是1000H---17FFH 整个存储空间共有4K个字节
七、微指令设计题（15分）
如图所示，双总线结构CPU的数据通路，图中IR为指令寄存器，DR为数据缓冲寄存器， PC为程序计数器，M为存储器，AR为地址寄存器，R0～R3为通用寄存器，R/W为存储器读写 控制，A总线与寄存器的输入相联，B总线与寄存器的输出相联，指令LAD (R1)，R0 的含义 是 (R1)→R0（将R1间址的存储单元的内容送R0）。
(1) 画出该指令的微指令周期流程图，标出各个微操作信号序列。（10分）
1.
(2) 设LAD (R1)，R0的操作码为0100，根据指令流程图和微操作序列，按下列微指令格式，设计出微代码，填到控制存储器的表格里，并将每条微指令地址标在指令流程图上。微指令24位，其中顺序字段μA3μA2μA1μA0为下微地址，P1、P2为测试字段，P1=1表示按指令操作码进行微地址转移，P2这里取0。要求：取指微指令从0000连续存放，本条机器指令的
第 4 页 共 10 页
解释微指令也连续存放。（5分）
微地址 微指令 μA3~μA0 PCi PCo ARi R/W DRi DRo IRi IRo R0iR0oR1iR1o xi yi ALo＋ －G P1P2 μA3~μA0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001
0110 0001 0000 0010 0001 0000 0000 0000 0110 0000 0000 0100 0000 0000 0000 0001 0000 1000 0000 0000 0000 0000 0000 0000 0100 0000 0110 0100 0000 0100 0001 0010 0011 0101 0110 0000 一、单项选择题 (20分, 每小题2分)
1．主存贮器和CPU之间增加cache的目的是___C___。 A．扩大主存贮器的容量
B．扩大CPU中通用寄存器的数量
C．解决CPU和主存之间的速度匹配问题
D．既扩大主存的容量，又扩大CPU通用寄存器的数量 2．在cache的映射方式中不需要替换策略的是___C__。 A．全相联映射方式 C．直接映射方式
B．组相联映射方式 D．所有方式
3．微程序控制器中，机器指令与微指令的关系是__B____。 A．每一条机器指令由一条微指令来执行 B．每一条机器指令由一段微程序来解释执行
第 5 页 共 10 页