第五章常用时序集成电路模块及其应用
用常用时序中规模集成模块设计数字电路仍是目前组成数字系统的主要设计方法，熟悉和掌握时序中规模集成模块的基本工作原理及其应用也是数字电子技术课程的主要任务。本章要求学生认识时序模块的国标符号、逻辑符号和时序电路模块的功能表，进而掌握用时序模块和其他电路组成的应用电路。
第一节 基本知识、重点与难点
一、基本知识
（一） 常用时序模块
在实际中有许多MSI产品可供选用，掌握了这些产品的逻辑功能、性能指标和使用方法，就可以方便地利用它们构成具有各种功能的数字电路，而无需采用单元触发器和门电路进行设计。
（二）计数器及其应用
计数器是用来计算输入脉冲数目的时序逻辑电路，是数字系统中应用最广泛的基本单元之一。它是用电路的不同状态来表示输入脉冲的个数。计数器所能计算脉冲数目的最大值（即电路所能表示状态数目的最大值）称为计数器的模（M）。
按进位方式，计数器可分为同步和异步两类。同步计数器的所有触发器共用一个时钟脉冲，时钟脉冲就是计数的输入脉冲。异步计数器只有部分触发器的时钟信号是计数脉冲，而另一部分触发器的时钟信号是其他触发器或组合电路的输出信号，因而各级触发器的状态更新不是同时发生的。
按进位制方式，计数器可分为二进制和非二进制（包括十进制）。
按逻辑功能方式，计数器可分为加法计数器、减法计数器和可逆计数器等。加法计数器的状态变化和数的依次累加相对应。减法计数器的状态变化和数的依次递减相对应。可逆计数器由控制信号控制实现累加或递减，可实现加法或减法计数。
若计数脉冲为一周期性信号，则模为M的计数器输出信号的频率为计数脉冲频率的1/M，也就是说，计数器具有分频的功能，可作为数字分频器使用。
工程中经常用到的序列信号发生器，也可由计数器设计而成。 （三）寄存器及其应用
寄存器与移位寄存器均是数字系统中常见的逻辑模块。寄存器用来存放二进制数码，移位寄存器除具有寄存器的功能外，还可将数码移位。
1.寄存器
寄存器用来存放二进制数码。事实上每个触发器就是一位寄存器。74175是由四个具有公共清零度端的上升沿D型触发器构成的中规模集成电路。
2.移位寄存器
移位寄存器具有移位功能，即除了可以存放数据以外，还可将所存数据向左或向右移位。 移位寄存器有单向移位和双向移位之分，还常带有并行输入端。74195是带有并行存取功能的四位单向移位寄存器。74194是可并行存取的四位双向移位寄存器，是一种功能比较齐全的移位寄存器，它具有左移、右移、并行输入数据、保持以及清除等五种功能。
利用移位寄存器可以很方便地将串行数据变换为并行数据，也可以将并行数据变换为串行数据。计算机中外部设备与主机之间的信息交换常常需要这种变换。
1
移位寄存器还常用来做成环形计数器和扭环形计数器，在序列控制中要用到这些类型的电路。
同计数器一样，移位寄存器也可用于设计序列信号发生器。
二、重点与难点
重点：
1．识别各种时序模块的国标符号和逻辑符号； 2．掌握常用同步与异步计数器的功能与特性； 3．掌握常用寄存器和移位寄存器的功能与特性； 4．熟练掌握用各种计数器和移位寄存器的典型应用。 难点：
1． 国标符号的理解；
2． 各种计数器、移位寄存器和中规模组合电路的综合运用。 三、考核题型与考核重点
1． 概念与简答
题型为填空、判断和选择。 建议分配的分数为3～6分。 2．综合与设计
题型1为设计大于M=16的任意模计数器；
题型2为各种计数器、移位寄存器和中规模组合电路综合运用的分析和设计。 建议分配的分数为10～20分。
第二节 典型题解
例题5.1 由三片74290计数器组成的电路如例题5.1图所示。试分析其功能。 解：在3个74290计数器中，个位计数器输出74290（1）接成3的代码(0011)，十位计数器输出74290（2）接成6的代码(0110)，百位计数器输出74290（3）接成9的代码（1001），将这三个计数器的最大计数1状态代码通过六输入与非门连到RS触发器，当计数到最大值（963）时，计数器输出全部被置0，完成M=963计数的功能（M=9×100+6×10+3×1=963），所以此电路为M=963的计数器。 方式
CP
CTR CTR CTR & 3CT=0 74290(1) & Z3 & 3CT=0 74290(2) & Z3 & 3CT=0 74290(3) & Z3 & & 0 0 0 0 0 0 & DIV2 QA + 3D [1] 3CT=1 QB DIV5 0 QC + CT QD 2 3CT=4 DIV2 + 3D [1] 3CT=1 DIV5 0 + CT 3CT=4 DIV2 + 3D [1] 3CT=1 DIV5 0 + CT 3CT=4 1
2 2 例题5.1图
2
例题5.2 试用74195及16选1数据选择器产生序列信号Z：10111000（电路初始状态为0000）。
解：电路图如例题5.2图所示。74195连接成扭环形计数器，其态序表如例题5.2表所示。由于数据选择器的地址输入端A0A1A2A3依次连接到74195的Q0Q1Q2Q3，因而数据选择器的输出取决于Q0Q1Q2Q3所选择的对应输入端之值。将要求产生的序列信号10111000依次与态序表的各行一一对应，可知应将D0、D3、D7、D15接到高电平，将D1、D8、D12、D14接到低电平，而其他输入端如何连接没有任何影响。
1
CP J K A0 0 A1 A2 A3 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 EN MUX 0 0 G 15 3 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Z
SRG4 CT=0 M1[SHIFT] M2[LOAD]C3/1→ 1,3J 1,3K 2,3D 2,3D 例题5.2表 例题5.2态序表 N 0 1 2 3 4 5 6 7 Q3 Q2 Q1 Q0 0 0 0 0 0 0 0 1 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 1 0 0 0 Z 1 0 1 1 1 0 0 0 Q0 Q1 Q2 Q3 Q3 例题5.2图
例题5.3 例题5.3图(a)为8421BCD码编码逻辑电路图，8421BCD编码输入由按键操作完成。试分析图中各部分电路的作用，并画出编码器工作波形。
解：例题5.3图(a)中74175的作用是实现暂存。为使输入的8421BCD数码与时钟脉冲保持同步，并消除按键触点噪声的影响，数据输入寄存器这一操作由边沿触发器产生的单脉冲来完成。寄存器74175在CP脉冲由0到1正跳变时刻接收输入端的数据，而CP脉冲为1或0时各输入端的状态均不被接收。编码器的工作波形如例题5.3图(b)所示。
K1 74175 & & & 1 1 1 1 1D 1Q 2D 2Q 3D 3Q 4D 4Q CP
触点噪声
K7 K3 2 KK 6 K5 4 KK9 K8 K0
& CP1 K0～K9
& CP1
& 1D C1 1D C1 Q (b)
CP (a)
例题5.3图
3
例题5.4 扫描显示电路如例题5.4图所示，试分析其工作原理。
解：例题5.4图中T450锁存器作显示器的“段”扫描信号寄存器，“位”扫描脉冲信号先由74161计数器进行计数，再经译码器74138译码后产生位驱动信号。因此，扫描显示器在“段”扫描脉冲和“位”扫描脉冲的共同作用下实现了扫描显示。 段扫描数据输入
D0 D1 …… D6 D7 LD T450 CP Q0 Q1 …… Q6 Q7 0 段扫描脉冲信号输入 1k 1k 1k 1k 1k 1k 1k 1k 43Ω 43Ω g段 43Ω f段 43Ω 43Ω e段 d段 43Ω c段 43Ω b段 43Ω a段 1 2 UCC 220Ω 220Ω 220Ω 3 4 5 6 7 8 20μ 220Ω 220Ω 220Ω 220Ω 220Ω 1 1 1 1 CP 位扫描脉 冲信号输入 CTRDIV16 CT=0 M1 CO 3CT=15 M2 G3 G4 C5/2,3,4+ 1,5D [1] [2] [4] [8] Q0 Q 1 Q2 Q 3 1 A0 1 1 A0 2 A2 BIN/OCT 0 1 2 3 4 5 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
G1 G2A G2B & EN 6 7 例题5.4图
第三节 题解
4
自我检测题解
题5.1答：从功能上讲，常用时序模块有 计数器 、 寄存器 和 移位寄存器 等。 题5.2答：计数器的功能是 对输入脉冲进行计数 ，它是用 电路的不同状态 来表示计数值。计数器的模是指 计算的脉冲数目的最大值 。
题5.3答：74161是异步清零，而74163是同步清零，所以74161清零动作快。 题5.4答：移位寄存器分为 单向移位寄存器 和 双向移位寄存器 两种。
题5.5答：8位移位寄存器串行输入时，经 8 个CP脉冲后，8位数码全部移入寄存器中，若该寄存器已存满8位数码，欲将其串行输出，则需经过 8 个CP脉冲后数码才能全部输出。
题5.6答：有一个移位寄存器，高位在左，低位在右，欲将存放在移位寄存器中的十进制数乘上(4)10，则需将该移位寄存器中的数左移 2 位，需要 2 个移位脉冲。
题5.7答：有一个移位寄存器，高位在左，低位在右，欲将存放在移位寄存器中的二进制数除以十进制数(16)10，则需将该移位寄存器中的数右移 4 位，需要 4 个移位脉冲。
题5.8答：五个D触发器构成环形计数器，其计数长度为 A 。 (A) 5； (B) 10； (C) 25； (D) 32。
题5.9答：n级反馈移位寄存器产生的序列，不可能的循环长度是 B 。 (A) 2n； (B) > 2n； (C) ≤2n； (D) < 2n。
题5.10答：用反馈移位寄存器产生11101000序列，至少需要 B 个触发器。 (A) 2； (B) 3； (C) 4； (D) 8。
题5.11答：用 C 方式构成模8计数器的译码电路最简单。 （A） 同步计数器；（B）异步计数器；（C）环形计数器；（D）扭环形计数器。 题5.12答：n级线性移位寄存器能产生的最大线性序列的循环长度是 C 。 (A) 2n； (B) 2n-1； (C) 2n-1； (D) n。
题5.13答：在时序模块的国际符号控制块中的输入端标有CT=0, 表示 D 。 (A) 当时钟有效时，触发器清零； （B）当时钟上升沿时，触发器清零； (C) 当时钟下降沿时，触发器清零；(D) 触发器即刻清零。 题5.14答：在时序模块的国际符号控制块中的总定义符为CTRDIV10，表示 B 。 (A) 移位寄存器的模为10； （B）计数器的模为10； (C) 计数器的模为16； (D) 以上三个答案都不对。
思考题题解
题5.1在使用某个中规模时序模块前，需要了解哪些内容？
答：需要了解该时序模块的时钟、清零方式、置位方式、使能情况、移位或计数情况等。
题5.2 一个512位移位寄存器用作延迟线，若时钟脉冲频率为4MHz，问数据通过该移位寄存器被延迟了多少时间？
答：数据要经过512个时钟脉冲才能通过该移位寄存器，所以数据通过该寄存器被延迟了128us。
题5.3 在四则运算中，移位寄存器可完成哪几种运算？
答：每向左或向右移动一位，则可实现乘2或除2功能，所以移位寄存器可完成乘除两种运算。
题5.4 同步清零和异步清零，同步置数和异步置数的区别是什么？
5