带宽为480 MHz，根据带通采样定理，所需A／D器件的采样速率应为960 MHz。要想得到大动态范围的接收机，所需A／D器件的分辨率应越小越好，即输出数据位数越多越好。
3、FPGA应用
软件模块主要包括数字信道化过程和后续数据输出整理两部分。数字信道化部分主要由上述数学模型构建，包括：数据抽取、符号转换、多相滤波和IFFT。后续数据处理主要根据信道化结果得到频率和相位信息及对同时到达三路信号的判断。FPGA内部处理模块框图如下图所示。
FPGA内部处理模块框图
4、系统实现
根据多相滤波结构，原型滤波器按照通带频率25MHz，截止带频率30MHz，阻带衰减60dB设计，原型滤波器阶数为316阶。考虑到该芯片乘法器资源有限，为了减少乘法器的使用，该部分采用分布式算法实现FIR滤波，无需占用乘法器资源。复系数乘法和8点复数FFT采用乘法器实现。表1给出了FPGA实现该数字信道化接收机系统资源占用情况。
35
表1 系统FPGA资源占用情况
四、系统仿真
输入信号分别为正弦信号和LFM信号，具体参数如下：正弦信号频率89MHz；LFM信号：中心频率443MHz，调制带宽6MHz。仿真结果如下图所示。
各子带信道输出结果
从仿真结果可以看到：LFM信号出现在信道0，正弦信号出现在信道3。对照信道划分结构，可知该仿真结果与实际信道划分结构相符，信道化输出结果正确。
36
五、结论
本文介绍了一种数字信道化高效结构的FPGA实现方法，分别对多相滤波结构和短时傅立叶变换结构两种信道化技术进行了分析对比。设计了一个实际的数字信道化系统，并通过系统仿真和实际系统测试，验证了该数字信道化结果的正确性。由于该数字信道化基于软件无线电设计思想，对于不同的技术指标和系统，只需改变部分软件程序即可实现，因此具有一定的通用性和实用价值。
37