一、单项选择题(本大题共10小题，每小题2分，共20分。在每小题的四个备选答案中选出一个符合题意的，并将其前面的序号填在答题纸上。) 1.世界上第一台存储程序计算机于（ ）年诞生。 ① 1946 ② 1950 ③ 1965 ④ 1968
2.某计算机字长为32位，其中数符占1位，尾数占31位，若用原码定点整数表示，则该数所能表示的最大正数和最小负数分别为（ ）。 ①1-2；-(1-2) ② 1-2；-(1-2) ③ 2-1；-(2-1) ④ 2-1；-(2-1) 3.存取时间指的是（ ）。
① 从启动一次存储器操作到完成该操作所经历的时间。 ② 存储器的读出时间 ③ 存储器的写入时间
④ 连续启动两次读操作所需间隔的最小时间。
4.双端口存储器之所以能高速进行读/写，是因为采用了（ ）
① 高速芯片 ② 两套相互独立的读写电路 ③ 流水技术 ④ 新型器件 5.指令的地址字段指出的不是操作数的地址，而是操作数本身，这种寻址方式称为（ ）。
① 隐含寻址 ② 顺序寻址 ③ 跳跃寻址 ④ 立即寻址 6.指令寄存器的作用是下列哪一个（ ）。 ① 保存当前正在执行的指令 ② 跟踪后继指令地址
③ 保存处理器的状态信息和中断优先级 ④ 保存CPU当前所访问的主存单元的地址 7.下列哪个是同步传输的特点（ ）。
① 需要应答信号 ② 各部件的存取时间比较接近 ③ 总线长度较长 ④ 总线周期长度可变
31
31
32
32
-31
-31
-32
-32
8.下列部件中不属于控制器的部件是（ ）。 ① 指令寄存器 ② 操作控制器 ③ 程序计数器 ④ 状态条件寄存器
9.可一次性编程的只读存储器是（ ）。
① ROM ② PROM ③ EPROM ④ EEPROM
10.下列各条中，不属于微指令结构设计所追求的目标的是（ ）。 ① 提高微程序的执行速度 ② 提高微程序设计的灵活性 ③ 缩短微指令的长度 ④ 增大控制存储器的容量
二、填空题（本大题共10 小题。每小题2 分，共20分。把答案填在答题纸上。） 1.符号位和数值位一起编码表示的数称为 或 。
2.设阶码和尾数各为4位（各包含1位符号位），都用补码表示，则规格化浮点数所能表示的最小负数为 （用十进制数表示）和最大负数为 （用十进制数表示）。 3.反映主存储器速度的性能指标主要是 、存取时间和 。 4.指令的寻址方式有两种，一种是 方式，另一种是 方式。 5.在微程序设计技术中，微地址的形成方法主要有 和 两种。 6.如果一个总线时钟周期中并行传送64位数据，总线时钟频率为66MHz，则其总线带宽为
Mb/s。
7.在计算机系统中，总线传输数据的方式主要有三种，即：串行方式、 和 。 8.一个SRAM存储器由 、读写电路、 和控制电路组成。 9.存储器的地址译码方式有两种，分别是 和 。
10.I/O设备的端口有两种编址方式，即 和 ，前者为存储器映射方式，
后者为I/O映射方式。
三、计算题（本大题共2小题，每小题8分，共16分）
1.为了便于软件移植，按IEEE754标准，32位浮点数的标准格式如下：
一个规格化的32位浮点数x的真值可表示为：，
若浮点数x的IEEE754标准存储格式为(41360000)16，求其浮点数的十进制数值。 2.已知[x]补=0.1010，[y]补=1.1010，请根据直接补码阵列乘法器的计算步骤求[x×y]补。 四、简单应用题（本大题共3小题，每小题10分，共30分）
1.CPU的地址总线为16根(A15～A0，A0为低位)，双向数据总线为8根(D7～D0)，控制总线中与主存有关的信号有
（允许访存，低电平有效）。R/
（高电平为读命令，低电
平为写命令）。使用4K×4位的SRAM芯片，设计一个存储容量为16K×8位的主存储器，画出主存储器与CPU的连接图。
2.设某类指令格式如下所示，其中OP为操作码字段，试分析指令格式的特点。
3.在程序查询方式输入输出的系统中，有三个不同的外围设备。假定一个查询操作需要100个时钟周期，CPU的时钟频率为50MHz。求CPU在以下三种情况下为输入输出查询所花费的时间比率（百分率），假定进行足够的查询以避免数据丢失。 （1）鼠标器必须在每秒钟进行30次查询。
（2）软盘和CPU的数据传输以16位为单位进行，数据传输速率为50KB/s。 （3）硬盘传输数据以32位的字为单位，传输速率为2MB/s。 五、综合应用题（本大题共1小题，共14分）
如下图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器(具有自增功能)，M为主存(受
信号控制)，它既存放指令又存放数据，AR为地址寄存
器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路，它相当于两条总线之间的桥。另外，线上标注有小圈表示有控制信号，例如yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。另外，当Ri有效时，根据目的寄存器Rd的编码决定R0i、R1i、R2i、R3i中哪一个控制信号有效，当Ro有效时，根据源寄存器Rs和目的寄存器Rd的编码决定R0o、R1o、R2o、R3o中哪一个控制信号有效。
“STA Rs，（Rd）”指令的含义是将寄存器Rs的内容传送至（Rd）为地址的主存单元中，画出其指令周期流程图，并列出相应的微操作控制信号序列。
参考答案
一、单项选择题(本大题共10小题，每小题2分，共20分。)
二、填空题(本大题共10小题，每小题2分，共20分。) 1. 机器数；机器码（位置可互换） 2. －27；－（2-1＋2-3）×2-8
3. 存储周期、存储器带宽（位置可互换） 4. 顺序寻址；跳跃寻址（位置可互换） 5. 计数器方式；多路转移方式（位置可互换） 6. 4124
7. 并行方式；复合方式（位置可互换） 8. 存储体、地址译码电路（位置可互换）
9. 单译码方式；双译码方式（位置可互换） 10.统一编址；独立编址（位置可互换）
三、计算题（本大题共2小题，每小题8分，共16分） 1.
2.
四、简单应用题（本大题共3小题，每小题10分，共30分） 1.所需芯片数为
（片） （4分）
设计主存储器时先将8片SRAM芯片分成四组（每组两片），每组中的两片SRAM芯片进行位扩展，然后再将四个芯片组进行字扩展。 主存储器与CPU的连接如下图所示。（6分）