ISE使用说明
双击设计原理图，功能模块示意图：
在双击某一功能模块，可以得到RTL级的电路：
用XST工具综合分析无误后，在工程名counter图标处单击右键，在弹出的对话框选择管脚
-11-
ISE使用说明
约束文件Implementation Constraints File选项，我们将该文件命名为counter_pin。
下一步，出现如下对话框：
单击“完成”，我们可以刊到在名为counter的工程图标下多了一个名为counter_pin.ucf的图
-12-
ISE使用说明
标，这就是我们刚才新建的管脚约束文件。
双击图标“counter_pin.ucf”，进入芯片管脚锁定界面：
在界面左半部分的Design Object List－I/O Pins栏进行管脚约束。在本例中，我们采用的芯片
-13-
ISE使用说明
型号是Spartan-II l XC2S200，封装pq208，对照该芯片对管脚的说明，
也可以在Edit Constraints（text）文件夹按照如下格式书写管脚约束文件： #PACE: Start of Constraints generated by PACE
#PACE: Start of PACE I/O Pin Assignments NET \ LOC = \ ;
NET \ LOC = \ ; NET \ LOC = \ ; NET \ LOC = \ ; NET \ LOC = \ ; NET \ LOC = \ ; NET \ LOC = \ ; NET \ LOC = \ ; NET \ LOC = \ ;
#PACE: Start of PACE Area Constraints #PACE: Start of PACE Prohibit Constraints #PACE: End of Constraints generated by PACE
-14-
ISE使用说明
然后单击工程counter下的子目录count-Behavioral（count.vhd）, 接着在界面的Processes for Source一栏选择Implement Design，进行布局布线的综合：
-15-