1.Quartus II软件仿真（Quartus 软件安装部分略）
①在Quartus II中新建工程nand_2并编写源代码。 ②在EDA Tool Settings中选择Simulation，设定Tool name，选定语言类型为Verilog HDL，设定Time Scale为1us，设定网表输出文件目录为simulation/ModelSim，如下图。
③对nand_2.v进行编译，在simulation/ModelSim目录下自动生成延时文件(nand_2.sdo)，网表文件(nand_2.vo)等。
④将网表文件和延时文件拷贝到工程根目录下。 ⑤新建波形文件nand_2.vwf,设定End time和Grid Size为合适大小（过小容易超出选用芯片的频率范围导致仿真无
输出），选用End time为1ms，Grid Size为10us。加入输入和输出信号a,b,q。
⑥Processing>Simulator tools，选择Timing时序仿真，Start输出仿真波形。如下图：
时序仿真结果：
⑦File>Export导出测试平台Testbench文件nand_2.vt
到工程根目录下。（实验中的测试平台需要用综合前在modelsim中功能仿真时用的testbench文件）
2.ModelSim仿真
①由于Quartus II中创建工程时选用的芯片为Cyclone II:EP2C5T144C8，所以在
Quartus
找
安装目录下到
库
文
件
X:\\altera\\90\\quartus\\eda\\sim_lib\\
cycloneii_atoms.v，并拷贝到工程根目录下。
②Change directory 到工程目录exp3/,新建library为work,新建Project 为nand_2。在工程中添加源文件nand_2，testbench文件（应改为综合前的仿真文件）nand_2.vt，网
表文件nand_2.vo,库文件cycloneii_atoms.v。
③对前三个个文件进行编译。
④新建Library命名为Cycloneii。将库文件编译在Cyloneii Library中。
编译后文件结果如下：
④Simulate>Start Simulate，在Design中选择Testbench模块nand_2_vlg_vec_tst，取消掉优化选项。在SDF中选择延时文件，写入模块名称及实例应用名，在Libraries中选择库文件所在Library然后进行仿真。