Allegro如何导入网表
一．首先要保证原理图Design rule check没有问题。
二．从原理图中导出Netlist。
原理图中Tools->Create Netlist或者直接点击快捷键
置的文件夹，点击确定。 ；出来如下图所示选择框，选择网表放
导出完成后会生成Netlist文件（共三个文件）。
注意：导出网表时有时候会提示有error，如果有error则无法生成网表，需要按提示将error解决，然后重新导出。
三．从PCB中导入Netlist。
1．打开allegro新建一个.brd文件。
2．绘制PCB边框。
选择菜单项Add->Line。Options 窗口设置如下图所示，Line width(线宽)选择0.15mm。