5—5—3—3分组的进位时间=2.5ty 3=7.5ty； 4—4—4—4分组的进位时间=2.5ty 3=7.5ty； 可见，两种分组方案最长加法时间相同。
结论：双重分组并行进位的最长进位时间只与组数和级数有关，与组内位数无关。 （3）单重分组16位并行加法器逻辑图如下（正逻辑）：
注意： 1）74181芯片正、负逻辑的引脚表示方法；
2）为强调可比性，5-5-3-3分组时不考虑扇入影响；
3）181芯片只有最高、最低两个进位输入/输出端，组内进位无引脚； 4）181为4位片，无法5-5-3-3分组，只能4-4-4-4分组；
5）单重分组跳跃进位只用到181，使用182的一定是双重以上分组跳跃进位； 6）单重分组跳跃进位是并行进位和串行进位技术的结合；双重分组跳跃进位是二级
并行进位技术；特别注意在位数较少时，双重分组跳跃进位可以采用全先行进位技术实现；位数较多时，可采用双重分组跳跃进位和串行进位技术结合实现。
第 七 章
1. 什么叫机器指令？什么叫指令系统？为什么说指令系统与机器的主要功能以及与硬件结构之间存在着密切的关系？ 答：参考P300。
2. 什么叫寻址方式？为什么要学习寻址方式？ 答：参看P310。
3. 什么是指令字长、机器字长和存储字长？ 答：略。
4. 零地址指令的操作数来自哪里？？各举一例说明。 答：零地址指令的操作数来自ACC，为隐含约定。
在一地址指令中，另一个操作数的地址通常可采用ACC隐含寻址方式获得。
5. 对于二地址指令而言，操作数的物理地址可安排在什么地方？举例说明。
答：对于二地址指令而言，操作数的物理地址可安排在寄存器内、指令中或内存单元内等。
8. 某机指令字长16位，每个操作数的地址码为6位，设操作码长度固定，指令分为零地址、一地址和二地址三种格式。若零地址指令有M条，一地址指令有N种，则二地址指令最多有几种？若操作码位数可变，则二地址指令最多允许有几种？ 解：1）若采用定长操作码时，二地址指令格式如下：
设二地址指令有K种，则：K=2-M-N
当M=1（最小值），N=1（最小值）时，二地址指令最多有：Kmax=16-1-1=14种 3） 若采用变长操作码时，二地址指令格式仍如1）所示，但操作码长度可随地址码的
个数而变。此时，K= 2 -（N/2 + M/2 ）；
4
6
12