EN71PL032A0-70CWP中文资料(4)

2021-01-20 20:44

Pin Description

A20–A0 DQ15–DQ0 CE1#f CE1#ps CE2ps OE# WE# RY/BY# UB# LB# RESET# WP#/ACC VCCf VCCps VSS NC

21 Address Inputs (Common) 16 Data Inputs/Outputs (Common) Chip Enable 1 (Flash) Chip Enable 1 (pSRAM) Chip Enable 2 (pSRAM) Output Enable (Common) Write Enable (Common) Ready/Busy Output (Flash) Upper Byte Control (pSRAM) Lower Byte Control (pSRAM)

Hardware Reset Pin, Active Low (Flash) Hardware Write Protect/Acceleration Pin (Flash) Flash 3.0 volt-only single power supply pSRAM Power Supply Device Ground (Common) Pin Not Connected Internally

Logic Symbol


EN71PL032A0-70CWP中文资料(4).doc 将本文的Word文档下载到电脑 下载失败或者文档不完整,请联系客服人员解决!

下一篇:药物合成综合复习题

相关阅读
本类排行
× 注册会员免费下载(下载后可以自由复制和排版)

马上注册会员

注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信: QQ: