真空荧光显示屏(VFD屏)原理,详细透彻
所获得的截止偏压，以消除漏光。如果阳极、栅极电流汇合的阴极电流的取出点不在灯丝变压器的中心抽头，而在灯丝的单侧，则截止电压就必须更大，其原因自图7～图10可明白看出。
在关闭脉冲信号时，为加快振荡衰减，在输出线与栅极之间必须加上下拉电阻（PULL DOWN）。而在已施加电压（ON）的状态下，下拉电阻则是一种与显示屏并联的负载，会消耗无效电力，因此取值不能太小，反之，如果取值太大，容易产生振荡，或因尖峰电压（SPIKE NOISE）而有漏光的现象，通常以数10KΩ（欧姆）左右最为合适。一般市面上的驱动用CPU或驱动器都掩膜有下拉电阻（ACTIVE PULL-DOWN）。
图24即为CPU掩膜下拉电阻的例子。
图24. 动态驱动的基本电路与电位关系
来表示消隐时间（BLANKING）。一般情况下，扫描信号的脉冲不另一方面，图25中以tb
可能是标准的矩形方波，这种扫描脉冲存在着上升和下降沿延迟时间，如果脉冲之间没有消隐时间，就会产生信号的部分重叠，而产生错误的显示或漏光。在设计应用电路扫描信号时，每位之间应设置大约10～20μs的消隐时间，若消隐时间过长，则扫描占空比减小，导致亮度减低。
其次，为了避免因肉眼的视觉残留造成闪烁的现象，脉冲的周期T必须设定在20ms以下，