.
.
.
CPQ00Q10Q20
0111
.
1011
2101
3001
4110
.
5010
6100
7000
[题6-21] 试用上升沿JK触发器构成异步3位二进制加法计数器，要求画出逻辑电路图，以及计数器输入时钟CLK与JK触发器输出端Q2~Q0的波形图。
.
1
.
CPQ0Q1Q2
000
0100
.
.
2
3110
001
4101
5011
6111
7000
.
1010
[题6-22] 同题6-21，将所设计计数器改为减法计数器。
..
1
.
CPQ0Q1Q2
000
0111
.
2101
.
5010
6100
7000
.
.
1011
3001
4110
.
[题6-23] 试用上升沿JK触发器构成同步3位二进制加法计数器，要求画出逻辑电路