DSP应用系统设计
普遍采用0.25μm或0.18μm亚微米的CMOS 普遍采用0.25μm或0.18μm亚微米的CMOS 0.25μm 亚微米的 工艺。引脚从原来的40个增加到200个以上， 40个增加到200个以上 工艺。引脚从原来的40个增加到200个以上， DSP芯片的 芯片的 需要设计的外围电路越来越少，成本、 需要设计的外围电路越来越少，成本、体 发展现状 积和功耗不断下降。 积和功耗不断下降。 芯片的片内程序和数据存储器可达到几十K 芯片的片内程序和数据存储器可达到几十K字， 制造工艺 而片外程序存储器和数据存储器可达到16M 16M× 而片外程序存储器和数据存储器可达到16M×48 位和4G 40位以上 4G× 位以上。 位和4G×40位以上。 存储器容量 芯片内部均采用多总线、 芯片内部均采用多总线、多处理单元和多级流 水线结构，加上完善的接口功能， DSP的系 水线结构，加上完善的接口功能，使DSP的系 内部结构 指令周期从400ns缩短到10ns以下， 400ns缩短到10ns以下 指令周期从400ns缩短到10ns以下，其相应的速 统功能、 统功能、数据处理能力和与外部设备的通信功 度从2.5MIPS提高到2000MIPS以上。 2.5MIPS提高到2000MIPS以上 度从2.5MIPS提高到2000MIPS以上。如 能都有了很大的提高。 能都有了很大的提高。 运算速度 集滤波、A/D、D/A、ROM、RAM和DSP内核于一体的 TMS320C6201执行一次1024点复数FFT运算的时 执行一次1024点复数FFT 集滤波、A/D、D/A、ROM、RAM和DSP内核于一体的 TMS320C6201执行一次1024点复数FFT运算的时 模拟混合式DSP芯片已有较大的发展和应用。 间只有66uS 66uS。 DSP芯片已有较大的发展和应用 模拟混合式DSP芯片已有较大的发展和应用。 间只有66uS。 DSP的字长从 位已增加到64 具有较完善的软件和硬件开发工具， 的字长从8 64位 具有较完善的软件和硬件开发工具，如：软件仿真 高度集成化 DSP的字长从8位已增加到64位，累加器的长度也 增加到40 Simulator、在线仿真器Emulator 同时， 40位 从而提高了运算精度。 Emulator、 增加到40位，、在线仿真器Emulator、C编译器和集 器Simulator 从而提高了运算精度。同时，采用 运算精度和动态范围 CCS等，给开发应用带来很大方便。CCS 超长字指令字(VLIW
)结构和高性能的浮点运算 成开发环境CCS 超长字指令字(VLIW给开发应用带来很大方便。 , 成开发环境CCS等 )结构和高性能的浮点运算， 扩大了数据处理的动态范围。 扩大了数据处理的动态范围。 TI公司针对本公司的DSP产品开发的集成开发环境 公司针对本公司的DSP产品开发的集成开发环境。 是TI公司针对本公司的DSP产品开发的集成开发环境。 开发工具 它集成了代码的编辑、编译、 它集成了代码的编辑、编译、链接和调试等诸多功 而且支持C/C++和汇编的混合编程。 C/C++和汇编的混合编程 能，而且支持C/C++和汇编的混合编程。开放式的结 构允许外扩用户自身的模块。 构允许外扩用户自身的模块。