最完整的全差分运算放大器的设计
运算放大器的的结构主要有三种: (a)
简单两级运放，two-stage；(b)折叠共源共栅，folded-cascode; (c)共源共栅，telescopic。该运算放大器的设计指标要求差分输出摆幅为±4V，即输出端的所有NMOS管的VDSAT,N之和小于0.5V，输出端的所有PMOS管的VDSAT,P之和也必须
小于0.5V。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，共源的输出级的结构，如图1所示。两级运算放大器设计必须保证运放的稳定性，这里Miller补偿或者Cascode补偿技术用来进行零极点补偿。
三、性能指标分析
1. 差分直流增益 Adm>80dB
该运算放大器存在两级：（1）、Cascode级增大直流增益（M1－M8）；（2）、共源放大器 (M9-M12)
gm1gm3gm5, A1= Gm1Ro1= gm1(gm3ro1ro3//gm5ro5ro7)= 第一级增益 gm5go1go3+gm3go5go7
第二级增益 A2= Gm2Ro2= gm9(ro9//ro11)= gm9， go9+go11
整个运算放大器的增益：
gm1gm3gm5gm9Aoverall=A1 A2=≥104(80dB) gm5go1go3+gm3go5go7go9+go11
2. 差分压摆率 ≥ 200 V/us
转换速率（Slew Rate）是大信号输入时，电流输出的最大驱动能力。
定义转换速率SR:
IC|max2IDS1dv= 输入级: SR≡out|max=dtCCCCC
单位增益带宽ωu=gm1CC，可以得到CC=gm1u
∴ SR=2IDS12IDS1ωu2IDS1ωu===Veff1ωu DS1CCgm1
Veff1
其中Veff1=VGS Vth因此，提高两级运算放大器转换速率的一种方法是尽可能增大管子M1的有效电压Veff1。
IC|maxdv2IDS9 输出级: SR≡out|max= =dtCCCC+CLC
该个运算放大器的转换率SR=3. IDS132IDS9, CCCC+CL
静态功耗: 该运放没有功耗指标，这里我们以15mW为例简单分析一下。
运放的静态功耗：