真值表 输入 CP 0 1 1 1 1 R × 0 1 0 1 S × 1 0 0 1 输出 功能 保持 置1 置0 保持 不定
Q n Q n 10 1 0 1
0 10 1 0 1 0 1
1 10 0 0 1 × ×
优点：CP=1期间接收信号 缺点：CP=1期间，R、S仍直接控制着 Q和Q
第八章 触发器及时序逻辑电路(15)
2021-02-21 12:29
第八章 触发器及时序逻辑电路(15).doc
将本文的Word文档下载到电脑
下载失败或者文档不完整，请联系客服人员解决！