五人多数表决逻辑：多数通过；在主持人控制下，10秒内表决有效；用数码管显
示表决10秒倒计时；表决结束后用发光二极管及数码管显示表决结果，数码管显
示结果形式：通过，不通过；设主持人控制键，复位键：控制键：启动表决
选题二 数字式竞赛抢答器设计
1.可容纳四组参赛者进行抢答，每组设置一个抢答按钮供抢答者使用。
2.电路具有第一抢答信号的鉴别和锁存功能。在主持人交系统复位并发出抢答指
令后，若有一组先按下抢答开关，可判断第一抢答者并报警指示抢答成功，其
他组抢答均无效。若提前抢答则对相应的抢答组发出警报。
3.具有计分功能，抢答后由主持人计分，答对一次加1分,答错不加分。
二、 设计方案的论证。
选题一：提出至少两种设计方案，做出最优选择
方案一：五人多数表决，只要在规定时间内，赞成人数大于或等于三，则表决通
过。因此，只需将每位表决人的结果相加，判断结果值。设五个开关作为表决器
的五个输入变量，输入变量为逻辑“1”时，表示表决者“赞成”；输入变量为“0”
时，表示表决者“不赞成”。输出逻辑“1”时，表示表决“通过”；输出逻辑“0”
时，表示表决“不通过”。当表决器的五个输入变量中有3个以上（含3个）为“1”
时。则表决器输出为“1”；否则为“0”。
方案二：主持人说开始后，按下倒计时键，设五个开关作为表决器的五个输入变
量，输入变量为逻辑“1”时，表示表决者“赞成”；输入变量为“0”时，表示
表决者“不赞成”。在规定时间内，如果赞成人数大于等于三，则表决通过，否
则不通过。
最优方案：方案一。
选题二 数字式竞赛抢答器设计
我们可将整个系统分为三个主要模块：抢鉴别模块；抢答计分模块；译码器.
对于需显示的信息，需增加或外接译码器，进行显示译码。考虑到FPGA、CPLD
的可用接口及一般EDA实验开发系统的输出显示资源的限制，这里我们将组别显
示和计时显示的译码器内设，而将各组的计分显示的译码器外接。
三、 设计仿真及结果分析
方案一五人多数表决器：
仿真波形