毕业设计
用串行输入口由软件来配置。该器件还包括自校准和系统校准选项，以消除器件本身或系统的增益和偏移误差。CMOS结构确保器件具有极低功耗，掉电模式减少等待时的功耗至20μW（典型值）。
其主要特点如下：
(1) 可将输入信号范围从0～＋20mV到0～＋2.5V和±20mV～±2.5V的信号进行
处理；
(2) 2个全差分输入通道的ADC（16位无丢失代码、0.003%非线性）； (3) 可编程增益前端 增益：1～128； (4) 有对模拟输入缓冲的能力；
(5) 2.7～3.3V或4.75～5.25V工作电压； (6) 3V电压时，最大功耗为1mW； (7) 等待电流的最大值为8μA； 2.2.3 AD7705 各引脚功能 SCLK:串行接口时钟输入端。
MCLK IN：芯片工作时输入端。可以是晶振或外部时钟，其频率范围为500KHz到5MHz。 MCLK OUT：时钟信号输出端。当用晶振作为芯片的工作始终时，晶振必须接在MCLK IN 和MCLK OUT: 之间。如果采用外部时钟，则MCLK OUT 可用于输出反相时钟信号，以作为 其 他芯片的时钟源。该时钟输出可以通过编程来关闭。
CS:片选端，低电平有效。
RESET:片选复位端。当该端为低电平时，AD7705芯片内的接口逻辑、自校准、数据滤波器等均为上电状态。
AIN1(+),AIN1(-)：分别为第1个差分模拟输入通道的正端与负端。 AIN2(+),AIN2(-)：分别为第2个差分模拟输入通道的正端与负端。 REF IN(+),REF IN(-)：分别为参考输入通道的正端与负端。
DIN：串行数据输入端。向片内的输入移位寄存器写入的串行数据由此输入。根据通讯寄
存器中的寄存器选择位，输入移位寄存器中的数据被传送到设置寄存器、时钟寄存器或通讯寄存器。
DOUT: 串行数据输出端。从片内的输出移位寄存器读出的串行数据由此端输出。根据通
讯寄存器中的寄存器选择位，移位寄存器可容纳来自通讯寄存器、时钟寄存器或数据寄存器的信息转换结果输出端。
DRDY:A/D 转换结束 标志。
AD7705输出移位寄存器读数时序如图2-3所示
AD7705 向输入移位寄存器写入数据时序写如图2-4所示