嵌入式
1).控制走线特性阻抗的连续与匹配。u6T安规与电磁兼容网
2).走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响，找出可容忍的最小间距。不同芯片信号的结果可能不同。u6T安规与电磁兼容网
3).选择适当的端接方式。u6T安规与电磁兼容网
4).避免上下相邻两层的走线方向相同，甚至有走线正好上下重迭在一起，因为这种串扰比同层相邻走线的情形还大。u6T安规与电磁兼容网
5).利用盲埋孔(blind/buried via)来增加走线面积。但是PCB板的制作成本会增加。 在实际执行时确实很难达到完全平行与等长，不过还是要尽量做到。u6T安规与电磁兼容网
除此以外，可以预留差分端接和共模端接，以缓和对时序与信号完整性的影响。u6T安规与电磁兼容网
26、PCB设计中模拟电源处的滤波经常是用LC电路。但是为什么有时LC比RC滤波效果差？
答： LC与RC滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。 因为电感的感抗(reactance)大小与电感值和频率有关。如果电源的噪声频率较低，而电感值又不够大，这时滤波效果可能不如RC。但是，使用RC滤波要付出的代价是电阻本身会耗能，效率较差，且要注意所选电阻能承受的功率。u6T安规与电磁兼容网
27、PCB设计中滤波时选用电感，电容值的方法是什么？u6T安规与电磁兼容网
答：电感值的选用除了考虑所想滤掉的噪声频率外，还要考虑瞬时电流的反应能力。如果LC的输出端会有机会需要瞬间输出大电流，则电感值太大会阻碍此大电流流经此电感的速度，增加纹波噪声(ripple noise)。 电容值则和所能容忍的纹波噪声规范值的大小有关。纹波噪声值要求越小，电容值会较大。而电容的ESR/ESL也会有影响。 另外，如果这LC是放在开关式电源(switching regulation power)的输出端时，还要注意此LC所产生的极点零点(pole/zero)对负反馈控制(negative feedback control)回路稳定度的影响。 28、EMI的问题和信号完整性的问题，是相互关联的，如何在定义标准的过程中，平衡两者?u6T安规与电磁兼容网
答：信号完整性和EMC还处于草案中不便于公开，至信号完整性和EMI两者如何平衡，这不是测试规范的事，如果要达到二者平衡，最好是降低通信速度，但大家都不认可。u6T安规与电磁兼容网
29、PCB设计中如何尽可能的达到EMC要求，又不致造成太大的成本压力？u6T安规与电磁兼容网
答： PCB板上会因EMC而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了ferrite bead、choke等抑制高频谐波器件的缘故。除此之外，通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过EMC的要求。以下仅就PCB板的设计技巧提供几个降低电路产生的电磁辐射效应。u6T安规与电磁兼容网
1、尽可能选用信号斜率(slew rate)较慢的器件，以降低信号所产生的高频成分。u6T安规与电磁兼容网
2、注意高频器件摆放的位置，不要太靠近对外的连接器。u6T安规与电磁兼容网
3、注意高速信号的阻抗匹配，走线层及其回流电流路径(return current path)， 以减少高频的反射与辐射。u6T安规与电磁兼容网
4、在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率响应与温度的特性是否符合设计所需。u6T安规与电磁兼容网
5、对外的连接器附近的地可与地层做适当分割，并将连接器的地就近接到chassis ground。u6T安规与电磁兼容网