2017系统分析师第1次集中测试题
卷面总分：45.0 分答题时间：100 分钟
单项选择题
每题的四个选项中只有一个答案是正确的，请将正确的选项选择出来。
1、计算机在进行浮点数的相加（减）运算之前先进行对阶操作，若x的阶码大于y的阶码，则应将（）。
A．x的阶码缩小至与y的阶码相同，且使x的尾数部分进行算术左移 B．x的阶码缩小至与y的阶码相同，且使x的尾数部分进行算术右移 C．y的阶码扩大至与x的阶码相同，且使y的尾数部分进行算术左移 D．y的阶码扩大至与x的阶码相同，且使y的尾数部分进行算术右移 参考答案： D
试题分析：
本题考查浮点数的运算特点。
浮点数的表示由阶和尾数两部分组成，其一般表示形式如下所示（不同系统的具体安排可能不同），阶码通常为带符号的纯整数，尾数为带符号的纯小数。 设有浮点数X=M X 2i， Y=N X 2j，求X±Y的运算过程如下。
①对阶:使两个数的阶码相同。令K=|i-j|，将阶码小的数的尾数右移K位，使其阶码加上K。
②求尾数和（差）。
③结果规格化并判溢出:若运算结果所得的尾数不是规格化的数，则需要进行规格化处理。当尾数溢出时，需要调整阶码。
④舍入：在对结果右规时，尾数的最低位将因移出而丢掉。另外，在对阶过程中也会将尾数右移使最低位丢掉。这就需要进行舍入处理，以求得最小的运算误差。
2、在CPU 与主存之间设置高速缓冲存储器Cache，其目的是为了（）。 A．扩大主存的存储容量
B．提高CPU 对主存的访问效率
C．既扩大主存容量又提高存取速度 D．提高外存储器的速度 参考答案： B
试题分析：
为了提高CPU对主存的存取速度，又不至于增加很大的成本。现在，通常在CPU与主存之间设置高速缓冲存精器（Cache），其目的就在于提高速度而不增加很大代价。同时，设置高速缓冲存储器并不能增加主存的容量。 3、假设某磁盘的每个磁道划分成9个物理块，每块存放1个逻辑记录。逻辑记录R0，R1，…，R8存放在同一个磁道上，记录的安排顺序如下表所示：
如果磁盘的旋转速度为 27ms/周，磁头当前处在 R0 的开始处。若系统顺序处理这些记录，
使用单缓冲区，每个记录处理时间为 3ms，则处理这 9 个记录的最长时间为（）；若对信息存储进行优化分布后，处理 9个记录的最少时间为（）。 A．54ms B．108ms C．246ms D．243ms A．27ms B 54ms C．108ms D．216ms 参考答案： C|B
试题分析：
试题（27）分析：
系统读记录的时间为27/9=3ms，
对R1的处理，先读出记录需要3ms，然后处理，同时磁头也在转动，当处理完R1时，磁头已经到达R3的位置。
再处理R2 ，磁头需要旋转到R2的开始位置，至此，一共花费了30ms。后面的R2至R8依此类推。 ···
再处理R9，读出记录3ms，然后处理需要3ms。 因此整个的时间为：8*30+3+3=246ms
试题（28）分析：对于第二种情况，若对信息进行分布优化的结果如下所示： 从上表可以看出，当读出记录R1并处理结束后，磁头刚好转至R2记录的开始处，立即就可以读出并处理，因此处理9个记录的总时间为：
9×（3ms（读记录）＋3ms（处理记录））＝9 × 6ms=54ms
4、采用微内核结构的操作系统提高了系统的灵活性和可扩展性，（）。 A．并增强了系统的可靠性和可移植性，可运行于分布式系统中 B．并增强了系统的可靠性和可移植性，但不适用于分布式系统 C．但降低了系统的可靠性和可移植性，可运行于分布式系统中 D．但降低了系统的可靠性和可移植性，不适用于分布式系统 参考答案： A
试题分析：
本题考查操作系统基本概念。在设计微内核OS时，采用了面向对象的技术，其中的“封装”，“继承”，“对象类”和“多态性”，以及在对象之间采用消息传递机制等，都十分有利于提高系统的“正确性”、“可靠性”、“易修改性”、“易扩展性”等，而且还能显著地减少开发系统所付出的开销。采用微内核结构的操作系统与传统的操作系统相比，其优点是提高了系统的灵活性、可扩充性，增强了系统的可靠性，提供了对分布式系统的支持。其原因如下：
① 灵活性和可扩展性：由于微内核OS的许多功能是由相对独立的服务器软件来实现的，当开发了新的硬件和软件时，微内核OS只须在相应的服务器中增加新的功能，或再增加一个专门的服务器。与此同时，也必然改善系统的灵活性，不仅可在操作系统中增加新的功能，还可修改原有功能，以及删除已过时的功能，以形成一个更为精干有效的操作系统。
② 增强了系统的可靠性和可移植性：由于微内核是出于精心设计和严格测试的，容易保证其正确性；另一方面是它提供了规范而精简的应用程序接口（API），为微内核外部的程序
编制高质量的代码创造了条件。此外，由于所有服务器都是运行在用户态，服务器与服务器之间采用的是消息传递通信机制，因此，当某个服务器出现错误时，不会影响内核，也不会影响其它服务器。另外，由于在微内核结构的操作系统中，所有与特定CPU和I/O设备硬件有关的代码，均放在内核和内核下面的硬件隐藏层中，而操作系统其它绝大部分(即各种服务器)均与硬件平台无关，因而，把操作系统移植到另一个计算机硬件平台上所需作的修改是比较小的。
③ 提供了对分布式系统的支持：由于在微内核OS中，客户和服务器之间以及服务器和服务器之间的通信，是采用消息传递通信机制进行的，致使微内核OS能很好地支持分布式系统和网络系统。事实上，只要在分布式系统中赋予所有进程和服务器惟一的标识符，在微内核中再配置一张系统映射表(即进程和服务器的标识符与它们所驻留的机器之间的对应表)，在进行客户与服务器通信时，只需在所发送的消息中标上发送进程和接收进程的标识符，微内核便可利用系统映射表，将消息发往目标，而无论目标是驻留在哪台机器上。 5、以下关于CISC（Complex Instruction Set Computer，复杂指令集计算机）和RISC（Reduced Instruction Set Computer，精简指令集计算机）的叙述中，错误的是（）。 A．在CISC中，复杂指令都采用硬布线逻辑来执行
B．一般而言，采用CISC技术的CPU，其芯片设计复杂度更高 C．在RISC中，更适合采用硬布线逻辑执行指令
D．采用RISC技术，指令系统中的指令种类和寻址方式更少 参考答案： A
试题分析：
本题考查CISC与RISC的区别，这是一种常见的考题，二者的区别如表所示。
6、以下关于Cache的叙述中，正确的是（）。
A．在容量确定的情况下，替换算法的时间复杂度是影响Cache命中率的关键因素 B．Cache的设计思想是在合理的成本下提高命中率 C．Cache的设计目标是容量尽可能与主存容量相等 D．CPU中的Cache容量应大于CPU之外的Cache容量 参考答案： B
试题分析：
Cache是介于CPU与内存之间的一种高速缓存。这种存储器速度比内存快了很多倍，利用到局部性原理，只需要少量的Cache，便能使整个机器访问内存数据得到极大的提升。所以Cache是一种应用非常普遍的技术，Cache在实际应用中，可以分多级，如1级Cache，2级Cache。1级Cache往往位于CPU中，其容量比在主板上的2级Cache小，但速度比2级
Cache快。
影响Cache命中率的因素包括高速存储器的容量、存储单元组的大小、组数多少、地址联想比较方法、替换算法、写操作处理方法和程序特性等，这些因素相互影响，没有关键影响因素。
Cache的设计思想是在合理的成本下提高访问和处理速度
因为命中率跟Cache大小相关，越大的Cache命中率越高，所以在设计时，也需要平衡考虑这个因素。所以也算是合理成本下提高命中率。
命中率是指，要访问的内容，在Cache中的概率有多高的问题。
7、阿姆达尔（Amdahl）定律量化定义了通过改进系统中某个组件的性能，使系统整体性能提高的程度。假设某一功能的处理时间为整个系统运行时间的60%，若使该功能的处理速度提高至原来的5倍，则根据阿姆达尔定律，整个系统的处理速度可提高至原来的（）倍。 A．1.333 B．1.923 C．1.5 D．1.829 参考答案： B
试题分析：
阿姆达尔（Amdahl）定律规定：对系统中某组件采用某种更快的执行方式，所获得的系统性能的改变程度，取决于该组件的使用频率，或所占总执行时间的比例。假设使用某种改进了组件，则系统的性能就会得到提高，加速比的公式如下：
其中，Tp表示不使用改进组件时完成整个任务的时间，Ti表示使用改进组件时完成整个任务的时间。设改进部分在总执行时间中所占的比例为Fe（小于1），该组件的性能改进为Se（原有执行时间与使用改进组件后系统执行时间之比，大于1），在这种情况下：
，改进后整个系统的加速比为：
代入题设数据，则有：
1．923
8、峰值MIPS（每秒百万次指令数）用来描述计算机的定点运算速度，通过对计算机指令集中基本指令的执行速度计算得到。假设某计算机中基本指令的执行需要5个机器周期，每个机器周期为3微秒，则该计算机的定点运算速度为（）MIPS。 A．8 B．15 C．0.125 D．0.067 参考答案： D
试题分析：
本题主要考查考生对计算机的定点运算速度描述的理解与掌握。根据题干描述，假设某计算
机中基本指令的执行需要5个机器周期，每个机器周期为3微秒，则该计算机每完成一个基本指令需要5*3=15微秒，根据峰值MIPS的定义，其定点运算速度为 1/15=0．067MIPS，特别需要注意单位“微秒”和“百万指令数”，在计算过程中恰好抵消。
9、地址编号从80000H到BFFFFH且按字节编址的内存容量为（）KB，若用16K*4bit的存储器芯片构成该内存共需（）片 A．128B．256C．512D．1024 A．8 B．16C．32D．64 参考答案： B|C
试题分析：
从80000H到BFFFFH有BFFFFH-80000H+1个地址单元，即40000H个地址单元。若按字节编址（一字节等于8位），有218个字节，即256KB。若用16K*4bit的存储芯片，需要(256K*2*4bit)/(16K*4bit)= 32片芯片。 H代表的是16进制。
十六进制数有两个基本特点：它由十六个字符0～9以及A，B，C，D，E，F组成（它们分别表示十进制数10～15），十六进制数运算规律是逢十六进一，即基R=16=2^4，通常在表示时用尾部标志H或下标16以示区别。
40000H= 0100 0000 0000 0000 0000B = 1*218B = 28*210B = 28KB（1KB = 210B）= 256KB，256KB/(16K*4bit) = 256K*8bit/(16K*4bit) = (256K*2*4bit)/(16K*4bit)= 32片芯片。 1B = 8bit。
从结论:\相除是2^8\来说，得到的存储单元的个数是：256k个存储单元。 注意此时，要考虑是按什么编址的。
如果按字节编址，则存储容量是：256k字节。 如果按位编址，则存储容量是：256k位。
这好比日常生活中。学校一共有256间寝室。每个寝室是一个存储单元。
如果是按8个人一个寝室，能住：256*8人。如果每个寝室住2个人，则能住：256*2人。 所谓按什么编址，就是一个地址，对应多大的存储空间。
10、CPU访问存储器时，被访问数据倾向于聚集在一个较小的连续区域中，若一个存储单元已被访问，则其邻近的存储单元有可能还要被访问，该特性被称为（）。 A．指令局部性B．数据局部性C．时间局部性D．空间局部性 参考答案： D
试题分析：
本题考查局部性原理。
程序局部性包括时间局部性和空间局部性，时间局部性是指程序中的某条指令一旦执行，不久以后该指令可能再次执行。产生时间局部性的典型原因是由于程序中存在着大量的循环操作；空间局部性是指一旦程序访问了某个存储单元，不久以后，其附近的存储单元也将被访问，即程序在一段时间内所访问的地址可能集中在一定的范围内，其典型情况是程序顺序执行。
11、在程序执行过程中，Cache与主存的地址映像由（）。 A．硬件自动完成