简易数字电容测试仪
运行结果分析：
如图：取R5=1.1MΩ，C3=0.1?F，测得N=123.
根据理论计算：代入上述公式，即CX=N*T/（1.1R5）≈123*0.91*10?3/（1.1*106）≈1.1*10?7F=0.11?F。与实际值相比，存在一定误差，误差约为10%，考虑到其它因素的影响，其结果具有一定的合理性。
四、主要原件介绍
1、555定时器内部结构及其工作原理：
555集成时基电路称为集成定时器，是一种数字、模拟混合型的中规模集成电路，其应用十分广泛。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器，因而广泛用于信号的产生、变换、控制与检测。
它的引脚图及各个引脚功能如下：
图3.1 555定时器内部结
1脚：GND(或Vss)外接电源负端VSS或接地，一般情况下接地；
8脚：VCC(或VDD)外接电源VCC，双极型时基电路VCC的范围是4.5～16V，CMOS型时基电路VCC的范围为3～18V。一般用5V； 3脚：OUT（或Vo）输出端； 2脚：TR低触发端； 6脚：TH高触发端；
4脚：R是直接清零端。当R端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平；
8 电子与信息工程系 2012年6月
简易数字电容测试仪
5脚：CO(或VC)为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰；
7脚：D放电端。该端与放电管集电极相连，用做定时器时电容的放电。电阻分压器由三个5kΩ的等值电阻串联而成。电阻分压器为比较器C1、C2提供参考电压，比较器C1的参考电压为2/3Vcc，加在同相输入端，比较器C2的参考电压为1/3Vcc，加在反相输入端。比较器由两个结构相同的集成运放C1、C2组成。高电平触发信号加在C1的反相输入端，与同相输入端的参考电压比较后，其结果作为基本RS触发器R端的输入信号；低电平触发信号加在C2的同相输入端，与反相输入端的参考电压比较后，其结果作为基本RS触发器S端的输入信号。基本RS触发器的输出状态受比较器C1、C2的输出端控制。
555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 C1 的同相输入端的电压为 2VCC /3，C2的反相输入端的电压为VCC/3。若触发输入端 TR 的电压小于VCC/3，则比较器 C2 的输出为 0，可使 RS 触发器置 1，使输出端 OUT=1。如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC/3，则C1的输出为 0，C2的输出为1，可将 RS 触发器置 0，使输出为 0 电平。555定时器功能如表1所示： 输 入 复位 u11 u12
0 × × 1 > > 1 < <
1 < >
输 出 输出u0 晶体管T 0 导通 0 导通 1 截止 保持 保持 表1 555定时器功能表
555的应用：
（1）构成施密特触发器，用于TTL系统的接口，整形电路或脉冲鉴幅等；
（2）构成多谐振荡器，组成信号产生电路；振荡周期： T=0.7（R1+2R2）C （3）构成单稳态触发器，用于定时延时整形及一些定时开关中。
9 电子与信息工程系 2012年6月
简易数字电容测试仪
555应用电路采用这3种方式中的1种或多种组合起来可以组成各种实用的电子电路，如定时器、分频器、脉冲信号发生器、元件参数和电路检测电路、玩具游戏机电路、音响告警电路、电源交换电路、频率变换电路、自动控制电路等。
2、十进制同步加法计数器CD4518,CD4520中文资料
CD4518/CC4518是二、十进制（8421编码）同步加计数器，内含两个单元的加计数器，其功能表如真值表所示。每单个单元有两个时钟输入端CLK和EN，可用时钟脉冲的上升沿或下降沿触发。由表可知，若用ENABLE信号下降沿触发，触发信号由EN端输入，CLCK端置“0”；若用CLCK信号上升沿触发，触发信号由CLCK端输入，ENABLE端置“1”。RESET端是清零端，RESET端置“1”时，计数器各端输出端Q1～Q4均为“0”，只有RESET端置“0”时，CD4518才开始计数。
CD4518采用并行进位方式，只要输入一个时钟脉冲，计数单元Q1翻转一次；当Q1为1，Q4为0时，每输入一个时钟脉冲，计数单元Q2翻转一次；当Q1=Q2=1时，每输入一个时钟脉冲Q3翻转一次；当Q1=Q2=Q3=1或Q1=Q4=1时，每输入一个时钟脉冲Q4翻转一次。这样从初始状态（“0”态）开始计数，
每输入10个时钟脉冲，计数单元便自动恢复到“0”态。若将第一个加计数器的输出端Q4A作为第二个加计数器的输入端ENB的时钟脉冲信号，便可组成两位8421编码计数器，依次下去可以进行多位串行计数。CD4520/CC4520为二进制加计数器，由两个相同的内同步4级计数器构成。计数器级为D型触发器，具有内部可交换CP和EN线，用于在时钟上升沿或下降沿加计数。在单个单元运算中，EN输入保持高电平，且在CP上升沿进位。CR线为高电平时，计数器清零。计数器在脉动模式可级联，通过将Q3连接至下—计数器的EN输入端可实现级联，同时后者的CP输入保持低电平。
3、显示译码器4511
其引脚图如下：
10 电子与信息工程系 2012年6月
简易数字电容测试仪
其功能介绍如下：
BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。
LT：3脚是测试输入端，当BI=1，LT=0 时，译码输出全为1，不管输入 DCBA 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。 LE：锁定控制端，当LE=0时，允许译码输出。 LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。
A1、A2、A3、A4、为8421BCD码输入端。a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。
CD4511的内部有上拉电阻，在输入端与数码管笔段端接上限流电阻就可工作。
CD4511功能简介： （1）锁存功能
译码器的锁存电路由传输门和反相器组成,传输门的导通或截止由控制端LE的电平状态。 当LE为“0”电平导通，TG2截止；当LE为“1”电平时，TG1截止，TG2导通，此时有锁存作用。如图3-3 （2）译码
CD4511译码用两级或非门担任，为了简化线路，先用二输入端与非门对输入数 据B、C进行组合，得出或 非门译码。 （3）消隐
BI为消隐功能端，该端施加某一电平后，迫使B端输出为低电平，字形消
11 电子与信息工程系 2012年6月
、、、四项，然后将输入的数据A、D一起用
简易数字电容测试仪
隐。消隐控制电路如图3-4所示。消隐输出J的电平为 J=
=（C+B）D+BI
如不考虑消隐BI项，便得J=（B+C）D
CD4511的工作真值表：
输 出 输 入 LE BI LI D C B A a b c d e f g 显示 X X 0 X X X X 1 1 1 1 1 1 1 8 X 0 1 X X X X 0 0 0 0 0 0 0 消隐 0 1 1 0 0 0 0 1 1 1 1 1 1 0 0 0 1 1 0 0 0 1 0 1 1 0 0 0 0 1 0 1 1 0 0 1 0 1 1 0 1 1 0 1 2 0 1 1 0 0 1 1 1 1 1 1 0 0 1 3 0 1 1 0 1 0 0 0 1 1 0 0 1 1 4 0 1 1 0 1 0 1 1 0 1 1 0 1 1 5 0 1 1 0 1 1 0 0 0 1 1 1 1 1 6 0 1 1 0 1 1 1 1 1 1 0 0 0 0 7 0 1 1 1 0 0 0 1 1 1 1 1 1 1 8 0 1 1 1 0 0 1 1 1 1 0 0 1 1 9 0 1 1 1 0 1 0 0 0 0 0 0 0 0 消隐 0 1 1 1 0 1 1 0 0 0 0 0 0 0 消隐 0 1 1 1 1 0 0 0 0 0 0 0 0 0 消隐 0 1 1 1 1 0 1 0 0 0 0 0 0 0 消隐 0 1 1 1 1 1 0 0 0 0 0 0 0 0 消隐 0 1 1 1 1 1 1 0 0 0 0 0 0 消隐 1 1 1 X X X X 锁 存 锁存 8421 BCD 码对应的显示见下图
五、系统调试与结果
检查整机电路接线无误后，方可进行各部分电路调试。
12 电子与信息工程系 2012年6月