S9 DB ? S10 DB ? DATA ENDS
CODE SEGMENT
ASSUME CS:CODE,DS:DATA START: MOV AX,DATA MOV DS,AX
MOV SI,OFFSET S6 XOR AL,AL MOV CX,0504H
CONT: MOV [SI],AL INC SI
LOOP CONT MOV CX,10
MOV SI,OFFSET BUF CONT1: MOV AH,1 INT 21H SHL AL,CL MOV BL,AL MOV AH,1 INT 21H SUB AL,30H OR AL,BL MOV [SI],AL CMP AL,70H JAE NEXT1
INC BYTE PTR S6 NEXT1: CMP AL,80H JAE NEXT2
INC BYTE PTR S7 NEXT2: CMP AL,90H JAE NEXT3
INC BYTE PTR S8 NEXT3: CMP AL,99H JA NEXT4
INC BYTE PTR S9 JMP NEXT5
NEXT4: INC BYTE PTR S10 NEXT5: INC SI LOOP CONT1 MOV AH,4CH INT 21H CODE ENDS END START
26
4.17 在有序表“11,22,33,44,55,66,77,88,99,00”中查找44。若找到置find 为其在表中 的位置；未找到，find 置0。
4.18 分别实现满足下面要求的宏定义：
（1）可对任一寄存器实现任意次数的左移操作。
（2）任意两个单元中的数据相加存入第三个单元中。
（3）将任意一个8位寄存器中的压缩BCD码转为两个ASCII码，并在屏幕上显示。 （2）宏定义的代码段如下：
ADDM MACRO M1，M2，M3 MOV AX，[M1] ADD AX，[M2] MOV [M3]，AX ENDM
第五章 8086 系统时序和微机总线 习题答案（部分） 5.1 什么是时钟周期、总线周期、指令周期？
答：8086CPU 执行一条指令是由取指令、译码和执行等操作组成的，为了使 8086CPU 的各种操作协调同步进行，8086CPU 必须在时钟信号 CLK 控制下工作，时钟信号是一个 周期性的脉冲信号，一个时钟脉冲的时间长度称为一个时钟周期(Clock Cycle)，是时钟频率 （主频）的倒数，时钟周期是计算机系统中的时间基准。
8086CPU 要通过总线才能与外部交换信息，CPU 通过总线接口单元与外部交换一次信 息，称为一次总线操作，所耗用的时间称为一个总线周期(Bus Cycle)，也称机器周期（Machine Cycle）。一个总线周期由若干个时钟周期组成，总线操作的类型不同，总线周期也不同。一
个总线周期内完成的数据传输，一般有传送地址和传送数据两个过程。
8086CPU 执行一条指令所需要的时间称为指令周期（Instruction Cycle），一个指令周期 由若干个总线周期组成，
5.2 8086 微处理器各个T 状态的主要功能。
答：(1)在T1 状态，CPU 往多路复用总线上发出地址信息，以指出要寻址的存储单元或 外设端口的地址。
(2)在T2 状态，CPU 从总线上撤消地址，而使总线的低16 位浮空，置成高阻状态，为 传输数据作准备。总线的最高4 位（A19～Ａ16）用来输出本总线周期状态信息。在这些状 态信息用来表示中断允许状态，当前正在使用的段寄存器名等。
(3)在T3 状态，多路总线的高4 位继续提供状态信息，而多路总线的低16 位（8088 则 为低8 位）上出现由CPU 写出的数据或者CPU 从存储器或端口读入的数据。
(4)在有些情况下，外设或存储器速度较慢，不能及时地配合CPU 传送数据。这时，外 设或存储器会通过“READY”信号线在T3 状态启动之前向CPU 发一个“数据未准备好”信号，
于是CPU 会在T3 之后插入1 个或多个附加的时钟周期Tw。Tw 也叫等待状态，在Tw 状态，
总线上的信息情况和T3 状态的信息情况一样。当指定的存储器或外设完成数据传送时，便 在“READY”线上发出“准备好”信号，CPU 接收到这一信号后，会自动脱离Tw 状态而进入 T4 状态。
(5)在T4 状态，总线周期结束。 5.3 8086 和8088 有何区别？
答：这两种CPU 的主要区别如下：
26
⑴ 外部数据总线位数：8086 CPU 的外部数据总线有16 位，在一个总线周期内可输入/ 输出一个字（16 位数据），使系统处理数据和对中断响应的速度得以加快；而8088 CPU 的 外部数据总线为8 位，在一个总线周期内只能输入/输出一个字节（8 位数据）。
⑵ 指令队列容量：8086 CPU 的指令队列可容纳6 个字节，且在每个总线周期中从存储 器中取出2 个字节的指令代码填入指令队列，这可提高取指操作和其它操作的并行率，从而 提高系统工作速度；而8088 CPU 的指令队列只能容纳4 个字节，且在每个总线周期中能取 一个字节的指令代码，从而增长了总线取指令的时间，在一定条件下可能影响取指令操作和 其它操作的并行率。
⑶ 引脚特性：两种CPU 的引脚功能是相同的，但有以下几点不同：
1) AD15～AD0 的定义不同：在8086 中都定义为地址/数据复用总线；而8088 中，由于 只需8 条数据总线，因此，对应于8086 的AD15～AD8 这8 条引脚定义为A15～A8，只作 地址线使用。
2) 34 脚的定义不同：在8086 中定义为BHE信号；而在8088 中定义为SSO，它与DT / R， IO /M一起用作最小方式下的周期状态信号。
3) 28 脚的相位不同，在8086 中为M / IO；而在8088 中被倒相，改为IO/M，以便与 8080/8085 系统的总线结构兼容。
5.4 8086 是怎样解决地址线和数据线的复用问题的？ALE 的作用是什么？
答：（1）、AD15-AD0 采用分时的多路转换方法来实现对地址线和数据线的复用。在总 线周期T1 状态下，这些引线表示为低16 位地址线，在总线周期为T2、T3、TW 状态，这 些引线用作数据总线，可见对复用信号是用时间来加以划分的，他要求在T1 状态下先出现 低16 位地址时，用地址锁存器加以锁存，随后的T 状态，即使这些用作数据线，而低16 位地址线的地址状态去被记录保存下来，并达到地址总线上。 （2）、ALE 是地址锁存允许信号，高电平有效。 5.5 8086 有哪4 种最基本的总线操作？ 答：（1）存储器及I/O 的读/写操作 (2)中断响应操作
(3)总线请求及响应操作
(4)总线空闲——指CPU 正进行内部操作、不进行对外操作的总线空闲状态Ti。
5.6 8086 微处理器的输入控制信号有HOLD、INTR 和NMI，其含义各是什么？当它们 有效时，8086 将作出何种反应？
答：HOLD（输入）：总线保持请求信号。当系统中CPU 之外的总线主设备要求使用总 线时，通过HOLD 引脚向CPU 发出请求，如果CPU 允许让出总线，则CPU 在当前周期的 T4 状态或下一总线周期的T1 状态。，由HLDA 引脚向主设备输出高电平信号作为响应。同
时使地址总线、数据总线和相应的控制线处于浮空状态，总线请求主设备取得总线的控制权。 一旦总线使用完毕，总线请求主设备使HOLD 变为低电平，CPU 检测到HOLD 为低后，把 HLDA 也置为低电平，CPU 重新获得总线的控制权
INTR（输入）：可屏蔽中断请求信号，高电平有效。CPU 在执行每条指令的最后一个T 状态时，去采样INTR 信号，若发现为有效，而中断允许标志IF 又为1，则CPU 在结束当 前指令周期后响应中断请求，转去执行中断处理程序。
NMI（输入）：非屏蔽中断请求信号，上升沿触发。此请求不受IF 状态的影响，也不能 用软件屏蔽，只要此信号一出现，CPU 就会在现行指令结束后引起中断。 5.7 什么是微型计算机的总线？总线可分为哪几类？
答：总线就是在多个模块之间或多个设备之间传送信息的公共通道。
26
按照总线的规模、用途和应用场合的不同，微型计算机系统中的总线可分为片总线、内 部总线和外部总线三类。
5 8 总线标准一般在哪几个方面进行了详细规定？
为了使计算机的各种模块或设备能够互连和扩展，不同厂商生产的部件能够相互替换， 需要制定一定的规范，因此需要标准化的总线标准。每个总线标准都有详细的规定，一般包 括以下四个特征：
⑴ 物理特性：物理特性是指总线的物理连接方式。包括总线的根数、总线的插头、插 座是什么形状的、引脚是如何排列的等。
⑵ 功能特性：功能特性描述这一组总线中每一根线的功能。从功能上看，总线分成3
组：地址总线、数据总线和控制总线。地址总线的宽度指明了总线能够直接访问存储器的地 址范围。数据总线的宽度指明了访问一次存储器或外部设备最多能够交换数据的位数。控制 总线一般包括CPU 与外界联系的各种控制信号。
⑶ 电气特性：电气特性定义每一根线上信号的传递方向及有效电平范围。一般规定送 入CPU 的信号叫IN(输入信号)，从CPU 送出的信号叫OUT(输出信号)。
⑷ 时间特性：时间特性定义了每根线在什么时间有效。也就是说用户什么时间可以用 总线上的信号或者用户什么时候把信号提供给总线，CPU 才能正确无误地使用。 5.9 简要说明ISA 总线的特征。
ISA（Industry Standard Architecture）总线是在最早的IBM PC 机中的PC 总线基础上发 展起来的。PC 总线是一个8 位的开放结构总线，有62 个引脚，提供地址线、数据线、控制
线及电源等。1984 年，在PC 总线的基础上增加了一个36 引脚的扩展插座，成为ISA 总线。 ISA 总线有16 位数据线、24 位地址线、中断线、支持DMA 通道的信号线、等待状态 发生信号线、+5V、-5V、12V 电源线等。工作频率为8MHz，最大传输率为8MB/s。 5.10 简述PCI 接口的用途和特点。
⑴ 最高操作时钟频率为33MHz/66MHz，拥有32位和64 位2 种数据通道。
⑵ 支持成组数据传送方式；若被传送的数据在内存中连续存放，则在访问第一个数据
时需要2 个时钟周期，第一个时钟周期内给出地址，第二个时钟周期内传送数据；从第二个 数据开始不必再给出地址，可直接传送数据，即每一个时钟周期传送一个数据。这种传送方 式也称为突发传送。
⑶ 支持总线主控方式，允许多处理器系统中的任何一个微处理器都可以成为总线主控 设备，对总线操作进行控制。
⑷ 与ISA、EISA等多种总线兼容。由于PCI总线在Pentium微处理器与其它总线间架 起了一座桥梁，它也支持像ISA、EISA 等这样的低速总线操作。
⑸ 支持所有目前的和将来的不同结构的微处理器。可以把PCI局部总线看作是一个独
立的处理器，它可以与任何一种微处理器—起使用，不局限于80x86。这就确保了80x86 系 列机在更新换代时，也不会把PCI 局部总线抛弃。因此许多大的计算机公司都宣布支持PCI 总线。
⑹ 它支持5V 和3.3V 两种扩充插件卡。可以从5V向3.3V 进行平滑的系统转换。PCI
总线上装有一个很小的断路键，使用户在插卡时不会导致在系统主板上有不同的电压电源。 ⑺ 支持即插即用。PCI 设备中有存放设备具体信息的寄存器，这些信息使系统BIOS 和操作系统层的软件可以实现自动配置。
⑻ PCI总线的引线，在每2 个信号之间都安排了一个地线，以减少信号间的相互干扰。 ⑼ PCI总线实现了触发级的中断，这种中断可支持中断共享。
⑽ PCI总线能支持高达l0个外围设备，其中的某些外围设备必须嵌入到系统主板上。
26
第六章 存储器 习题答案（部分） 6.1 试说明半导体存储器的分类。 答：半导体分为：RAM 和ROM。RAM 分为静态RAM 和动态RAM。ROM 分为：掩膜ROM、 PROM、EPROM、E2PROM。
6.2 试说明CMOS 静态存储器基本存储电路数据读、写的原理。 第七章 基本输入/输出接口 习题答案（部分） 7.1 简述I/O 接口的主要功能。
答：（1）对输入输出数据进行缓冲和锁存 （2）对信号的形式和数据的格式进行变换 （3）对I/O 端口进行寻址 （4）提供联络信号
7.2 CPU 与外设之间的数据传输方式有哪些？简要说明各自含义。
答：（1）程序方式：微机系统与外设之间的数据传输过程在程序的控制下进行
（2）中断方式：在中断传输方式下，当输入设备将数据准备好或输出设备可以接收数
据时，便向CPU 发出中断请求，使CPU 暂时停止执行当前程序，而去执行数据输入／输出 的中断服务程序，与外设进行数据传输操作，中断服务程序执行完后，CPU 又返回继续执 行原来的程序。
（3）直接存储器存取（DMA）方式：DMA 方式是指不经过CPU 的干预，直接在外设 和内存之间进行数据传输的方式。
7.3 什么是端口？通常有哪几类端口？计算机对I/O 端口编址时通常采用哪？在80x86 系统中，采用哪一种方法？
每个I/O 接口内部一般由三类寄存器组成。CPU 与外设进行数据传输时，各类信息在 接口中进入不同的寄存器，一般称这些寄存器为I/O 端口。 I/O 端口通常有数据端口、状态端口、控制端口。
计算机对I/O 端口编址时通常采用：I/O 端口与内存统一编址、I/O 端口独立编址两种 方法。
在80x86 系统中，采用I/O 端口独立编址方法。
7．4 现有一输入设备，其数据端口地址为FFE0H，状态端口地址为FFE2H，当其D0 为1 时表明输入数据准备好。试采用查询方式，编程实现从该设备读取100 个字节数据并保 存到2000H：2000H 开始的内存中。 程序为：
CODE SEGMENT ASSUME CS:CODE
START: MOV AX，2000H MOV DS，AX MOV SI，2000H MOV CX，100
CONT： MOV DX，0FFE2H CONT1：IN AL，DX TEST AL，01 JZ CONT1
MOV DX，0FFE0H IN AL，DX MOV [SI]，AL
26