信号，并且由它来产生位选信号，请参考下面程序段：
PROCESS (CP) Begin
IF CP'Event AND CP='1' then
Q <= Q+1;
-- 计数器计数
END IF;
END PROCESS;
NUM <= Q(24 DOWNTO 21); S <= Q(15 DOWNTO 13);
--about 1 Hz --about 300 Hz --扫描信号
SEL <=
\
\\\\\\
由计数器Q引出到S信号，若时钟信号为5MHZ时，Q13得到的信号频率约为300Hz，再将它分给扫描信号，最后每个显示器扫描信号频率为：300/6=50Hz>24Hz，所以个位有闪烁情形产生。 2、将设计好的逻辑功能转为硬件描述语言的描写。 3、将设计好的硬件描述语言进行仿真。 4、将程序下载到CPLD中，验证结果是否正确。 五、实验报告要求
1． 整理实验结果，填写实验报告。 2． 小结实验心得体会。 3． 回答思考题
什么？
BCD-七段显示译码器的实现原理是什么？用硬件描述语言描述时要注意
实验六 利用可编程逻辑器件进行D/A控制接口
的设计
一、实验目的
1、了解D/A的功能和D/A控制接口的设计方法 2、VDHL语言设计控制D/A的接口电路
二、实验器材
1、台式计算机 1台
1、 可编程逻辑逻辑器件实验软件1套 1、下载电缆一套 4、示波器一台
三、实验说明
1、台式计算机用于向可编程逻辑逻辑器件实验软件提供编程、仿真、下载的平台，供用户使用。
2、可编程逻辑逻辑器件实验软件向原理图的设计和硬件描述语言的编程提供平台，并将调试好的程序下载到可编程逻辑逻辑器件中。
3、下载电缆是可编程逻辑器件软件和可编程逻辑逻辑器件之间的接口电缆，为了便于区别，用不同颜色导线区分下载电缆的电源、地和信号，一般用红色导线接电源，用黑色导线接地。
4、示波器用于观察可编程逻辑逻辑器件执行程序时输出信号的变化
四、实验内容和步骤
对于AD558芯片的各种介绍请参阅其数据手册。芯片AD558的控制时序图如图45-1所示。实验仪器中AD558接口电路原理图如图45-2所示。
图6-1 AD558功能表及控制时序图
由图6-1和图6-2可知，当CS为低电平、CE为电平时，AD558保持上次一转换结果；当CS和CE同时为电平时，通过数据总线D[7..0]读入数据，同时将转换结果输出，如图6-2所示。
所以在这个实验中，我们只需将CE和CS同时置为‘0’就可以完成了，因为我们的转换结果是时时输出的。
设计提示：
a、 对于递增斜波，我们可采用0~255循环加法计数器实现。 b、对于递减斜波，我们可采用255~0循环减法计数器实现。
图45-2 AD558接口电路原理图
c、对于三角波，我们可采用0~255~0循环加/减法计数器实现。
d、对于递增阶梯波，我们可采用00H、20H、40H、60H、80H、A0H、C0H、E0H八进制计数器实现。
控制器的引脚功能图如图6-3所示。
图6-3 DA控制器引脚功能图
以上四种波形的仿真图形见下图45-4、图45-5、图45-6、图45-7、图45-8。
图6-4 波形仿真时序图
图6-5 波形仿真时序图