表7-1 输入 1 0 0 0 0 0 0 0 0
4.2测试数据选择器74LS153的逻辑功能 测试方法及步骤同上,自行设计表格记录之。
4.3 用8选一数据选择器74LS151实现三输入多数表决电路，写出设计过程、画出接线图、验证逻辑功能。 5 实验报告
5.1 对数据选择器逻辑功能的测试；
5.2 应用数据选择器进行设计要写出设计过程、画出接线图、并进行逻辑功能测试。
21
输出 Q 0 1 A2 A1 A0 × × × 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 实验8 计数器逻辑功能测试及应用
1 实验目的
1.1熟悉计数器逻辑功能和各控制端的作用； 1.2熟悉计数器的工作原理，掌握其使用方法； 1.3会用集成计数器组成任意进制计数器。
2 实验原理 计数器是一个用以实现计数功能的时序部件,它不仅可用来累计脉冲个数,还常用作数字系统的定时、分频等。74LS192的功能表见表8-1。
表8-1
输 入 CR 1 0 0 0
为非同步借位输出端、附管脚排列图（图8-1）：
3 实验设备与器件 数电实验系统、+5V直流电源 、逻辑电平开关、逻辑电平显示器、 74LS192、74LS00等 4 实验内容及步骤
4.1 测试74LS192同步十进制可逆计数器的逻辑功能 计数脉冲由单次脉冲源提供，
22
输 出 D2 D1 D0 Q3 Q2 Q1 Q0 × × × c b a 0 d 0 c 0 b 0 a CPU CPD × 0 1 1 × × ↑ 1 × × 1 ↑ D3 × d × × × × × × × × 加计数 减计数 为非同步进位输出端。CPU加计数端、CPD减计数端。
清除端CR、置数端、数据输入端D3、D2、D1、D0分别接逻辑开关，输出端Q3、Q2、
Q1、Q0接实验设备的一个译码显示输入相应插口A、B、C、D；按表8-1逐项测试并判断该集成电路的功能是否正常。
4.2 用两块74LS192按图8-2组成两位十进制加法计数器,输入1HZ连续脉冲,进行由00—99累加计数,依次记录输出状态.
4.3 按图8-3电路接线进行实验，并依次记录输出状态。
4.4 按图8-4电路接线进行实验，并依次记录输出状态。 5实验报告
5.1 记录、整理实验现象，对实验结果进行分析； 5.2 总结使用计数器的体会。
23
实验9 移位寄存器及其应用
1 实验目的
1.1验证移位寄存器的功能，理解其工作原理； 1.2了解集成移位寄存器的使用方法和应用。
2 实验原理 移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。
根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。
本实验选用的4位双向通用移位寄存器，型号为74LS194，附管脚排列图（图9-1）：
表9-1
输 入 功能 CP 清除 × 送数 ↑ 右移 ↑ 左移 ↑ 保持 ↑ 保持 ↓
3 实验设备与器件 数电实验系统、+5V直流电源 、逻辑电平开关、逻辑电平显示器、74LS194、74LS00等。 4 实验内容及步骤
24
输 出 D0 D1 D2 D3 × × × × a b c d Q0 Q1 Q2 Q3 0 0 0 0 a b c d DSR Q0 Q1 Q2 Q1 Q2 Q3 DSL Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3 S1 × 1 0 1 0 × S0 × 1 1 0 0 × 0 1 1 1 1 1 SL × × × DSL × × SR × × DSR × × × × × × × × × × × × × × × × × × × 4.1 测试74LS194的逻辑功能 按图9-2接线,、S1、S0、SR、D0、D1、D2、D3
分别接逻辑电平开关的输出插口；Q0、Q1、Q2、Q3接至逻辑电平显示输入插口。CP端接单次脉冲源。按表9-2所规定的输入状态，逐项进行测试。
表9-2
清除 0 1 1 1 1 1 1 1 1 1 1 4.2 环形计数器 自己设计实验线路并画出接线图，预置寄存器为某二进制数码（如0100），然后进行右移循环，观察寄存器输出状态的变化，记录于表9-3中。
25
模 式 S1 × 1 0 0 0 0 1 1 1 1 0 S0 × 1 1 1 1 1 0 0 0 0 0 时钟 CP × ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ 串 行 SL × × × × × × 1 1 1 1 × SR × × 0 1 0 0 × × × × × 输 入 输 出 功能总结 D0 D1 D2 D3 Q0 Q1 Q2 Q3 × × × × a b c d × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × ×