计算机科学系2013 届本科毕业设计（论文）
基于FPGA的16位寄存器的设计
专 业 计算机科学与技术 姓 名 XXX 学 号 xxxxxxxx 指 导 教 师 XXX 完 成 时 间 2013年6月6日
陕西 商洛
独创性声明
本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包括其他人已经发表或撰写过的研究成果，也不包含为获得商洛学院或其他教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。
学位论文作者签名：_________________
日期：_________________
关于论文使用授权的说明
本人完全了解商洛学院有关保留、使用学位论文的规定，即：学校有权保留送交论文的复印件，允许论文被查阅和借阅；学校可以公布论文的全部或部分内容，可以采用影印、缩印或其他复制手段保存论文。
□公开 □保密（____年____月） (保密的学位论文在解密后应遵守此协议)
签名： 导师签名： 日期：
商洛学院学位论文
基于FPGA的16位寄存器的设计
摘要：随着社会的发展，科学技术也在不断的进步。特别是计算机产业，可以说是日新月异，寄存器作为计算机的一个重要部件，移位寄存器更是如此，从先前的只能做简单的左移或右移功能的寄存器到现在广泛应用的具有寄存代码、实现数据的串行-并行转换、数据运算和数据处理功能的移位寄存器。移位寄存器正在向着功能强，体积小，重量轻等方向不断发展。
系统使用EDA技术设计了具有移位功能的寄存器，采用硬件描述语言VHDL进行设计，然后进行编程和调试，再进行时序仿真等，在QuartusⅡ工具软件环境下，采用自顶向下的设计方法。本设计根据移位寄存器的功能设计了三种不同的寄存器：双向移位寄存器、串入串出(SISO)移位寄存器、串入并出(SIPO)移位寄存器。整个设计过程简单，使用方便。功能齐全，精度高，具有一定的开发价值。 关键词：EDA；VHDL；移位寄存器
I
摘 要
Design of 16 bit register based on FPGA
Abstrsct: With the social development, science and technology are constantly progress. Particularly the computer industry, it can be said is changing, the register as an important component of a computer, especially a shift register, can only be done from the previous simple function registers the left or right to a register is now widely applied code, data serial - parallel conversion, data computing and data processing functions of the shift register. Shift register is toward strong function, small size, light weight and direction of continuous development.
System uses EDA technology designed with shift register function, using hardware description language VHDL design, and programming and debugging, re-timing simulation, etc., in Quartus Ⅱ software tool environment, using the top-down design approach. The design of the functional design of the shift register three different registers: bidirectional shift register, the string into the string out (SISO) shift register, the string into and out (SIPO) shift register. Throughout the design process is simple, easy to use. Full-featured, high precision, has a certain value for development. Key words:EDA; VHDL; shift register
II
商洛学院学位论文
目 录
第一章 绪论 ............................................................. 1
1.1 课题目的 .......................................................... 1 1.2 课题的内容 ........................................................ 1 1.3 课题的意义 ........................................................ 2 1.4 论文结构 .......................................................... 2 第二章 技术背景 ........................................................ 4
2.1 EDA简介 ........................................................ 4 2.2 FPGA概述 ....................................................... 5 2.2.1 FPGA开发编程原理 ............................................ 6 2.2.2 FPGA基本结构 ................................................ 6 2.2.3 FPGA系统设计流程 ............................................ 7 2.3 VHDL语言与QUARTUSⅡ........................................... 8 2.3.1 VHDL语言简介 ............................................... 8 2.3.2 QuartusⅡ简介 ................................................ 10 2.3.3 VHDL的设计流程 ............................................ 12 2.4 系统方案分析 .................................................... 13 第三章 移位寄存器设计 .................................................. 15
3.1设计规划 ......................................................... 15 3.2 各模块工作原理及设计 ............................................. 15 3.2.1 移位寄存器的工作原理 ........................................ 15 3.2.2 双向移位寄存器的设计 ........................................ 15 3.2.3 串入串出（SISO）移位寄存器的设计 ............................ 16 3.2.4 串入并出（SIPO）移位寄存器的设计 ............................ 16 3.2.5 移位寄存器的设计总结 ........................................ 16 第四章 系统仿真 ......................................................... 18
4.1双向移位寄存器仿真图分析 ......................................... 18 4.2串入串出（SISO）移位寄存器仿真图分析 ............................ 19 4.3串入并出（SIPO）移位寄存器仿真图分析 ............................ 19 4.4分析仿真结果 ..................................................... 20 参考文献 ................................................................ 21 附 录 .................................................................. 22 谢 辞 .................................................................. 25
III