东北大学本科毕业设计（论文） 第四章 测试与结果分析
值，而是在下一个时钟周期才能被赋值。尽管计时器延时一个时钟才开始计时，但是各个方向上计时器的延时都是一个时钟，那么比较器的比较结果同样是正确的，所以这对我们的设计并没有影响。
4.2.3 单一路由节点的仿真
图4.4 单一路由节点的仿真图
如图4.4所示，ei是此路由IP核的E方向的输入端口，eo、wi、si、ni、li分别是此路由IP核的五个方向的输出端口，oreql、oreqe、oreqw、oreqs、oreqn分别是此路由器IP核的输出请求信号。我们通过五个输入端口的数据包的包头信息(23、88、56、78、83、04)，根据路由算法，能够明确的判断数据包的输出方向依次为(so、lo、so、no、wo、eo)。通过仿真图，我们可以观察出数据包是按照路由算法来转发的。
4.2.4 状态检测模块的仿真
图4.5 状态检测模块的仿真图
29
东北大学本科毕业设计（论文） 第四章 测试与结果分析
如图4.5所示，come、leave是数据包的ID和输入输出时间。由仿真图可见，当输入端口接收到数据后，就将其输入时间和ID存入寄存器statecome中，而当数据包转发到输出端口后，则将其输出时间和ID存入寄存器stateleave中。通过两个寄存器的ID比对，就能准确的得出各个数据包的经过此路由节点的输入和输出时间。
4.3 快速原型系统
在EDK开发工具中我们利用设计好的路由器IP核搭建了一个2*3的片上网络快速原型系统。如图4.6所示，该片上网络快速原型系统由1个用户自定义逻辑和6个路由器IP核组成。用户自定义逻辑directif_0与plb_router_0相连，用于向片上网络系统发送数据包。而plb_router_0、plb_router_1、plb_router_2、plb_router_3、plb_router_4、plb_router_5同时与PLB总线接口连接在一起，为了将数据包的转发状态通过slv_reg读取出来。如图4.7所示，每个与总线接口相连的路由器IP核都具有独自的地址。在EDK软件的编写中，首先通过一段不会被优化的代码延时一段时间，保证数据包的转发状态完全存储在每个路由器IP核的RAM中，然后对用户可见寄存器slv_reg0循环写入存储器RAM中的地址并将存储的数据读取在slv_reg1中。
XUP 开发板BRAM_cntlrPLB串口线PLB2OPBOPBXUP 开发板串口PowerPC405路由器路由器路由器路由器路由器路由器用户自定义逻辑
图4.6 片上网络原型系统
图4.7 路由器IP核的地址
通过FPGA开发板上串口与PC机的串口连接，我们对数据包(0x05000111)的转发
30
东北大学本科毕业设计（论文） 第四章 测试与结果分析
过程进行了路由状态监测，验证了我们设计的IP核的正确性，并根据显示信息得出了本文设计的IP核的一些重要思想：
(1)数据包的转发端口和下一跳的节点位置并不全是按照包头信息得出的，每当数据包到达中间节点时，数据包的包头信息将会根据当前节点的位置坐标来重新标定。
(2)数据包在每个路由节点的传输时间不同。那是因为数据包在传输过程中产生了输出端口竞争，等待仲裁的过程中产生了一定的延迟时间。
4.4 本章小结
本章通过modelsim仿真工具和串口调试对所设计的路由器IP核的各个模块进行了测试，主要测试内容分为两大部分，一个是通过仿真图验证路由器IP核各个模块的正确性，另一个是通过串口调试来监测路由器IP核的状态，并得到了此IP核的一些相关结论。
31
东北大学本科毕业设计（论文） 第五章 结论与展望
第五章 结论与展望
5.1 本设计的贡献和主要工作
片上网络的研究主要针对于拓扑结构、路由器、路由算法等各个方面的资源优化和性能优化。上述研究大部分基于软件模拟器或FPGA快速还原系统。软件模拟器的模拟速度和精度不能兼顾。基于FPGA的快速原型系统能够准确快速的模拟片上网络的各种行为，但目前还没有专用于快速原型系统搭建的路由器IP核。本文设计的路由器IP核通过完整的封装、参数化的设计、统一的对外接口能够使片上网络的研究人员快速的搭建基于FPGA的快速原型系统，从而在一定程度上节约了搭建实验平台的时间。
整个论文期间完成了如下的工作：
(1) 设计了一个三阶段的快速路由，其中包括输入缓冲区、路由仲裁、交换阵列三个阶段。在设计实现的过程中，学习了FPGA设计流程，并严格按照设计流程对快速路由的各个模块进行了HDL代码编写、仿真调试和综合测试。
(2) 设计了一个具有能够连接总线和用户逻辑两种接口、路由延时可变、路由算法和数据包格式可选、缓存深度可由用户配置、路由状态可检测、能够快速搭建片上网络原型系统的片上网络路由器IP核。在这个过程中，详细的研究了片上网络的拓扑结构和路由策略，并分析了不同拓扑结构和路由策略的特点。
(3) 利用所设计的路由器IP核搭建了一个基于2D Mesh拓扑结构的2*3片上网络原型系统，并通过串口对数据包的转发过程进行了监测。
5.2 未来工作
虽然此路由节点IP核的各模块的功能可以满足其设计要求，然而在未来针对此IP核以及各个模块的功能还需进一步改进和完善。
5.2.1 路由策略的进一步扩展
目前，随着对片上网络片上网络研究的深入和发展，越来越多的路由策略被提出，本文设计的IP核提供给用户选择的路由策略只支持XY，YX，XY-YX三种路由算法，在未来的工作中，可以将更多的路由算法加入到此IP核的路由策略配置选择中，这样会使此IP核更加广泛的应用到研究和实验当中。
32
东北大学本科毕业设计（论文） 第五章 结论与展望
5.2.2 延时可变路由模块的进一步扩展
延时可变路由模块实现的是一个快速路由，数据包的传输延时大约10个时钟，延迟时间过长需要进一步改善。通过对经典的五阶段路由器结构的研究，发现其中的一些结构能够改善目前的延迟时间过长问题：流水线分片思想可以通过对数据包的分片传送来避免整个数据包的阻塞，从而能够减少延迟时间；虚通道结构能够在路由器中将数据包进行分时传送。在未来工作中，可以对此模块的结构进行扩展，主要工作就是在延时可变路由模块加入虚拟通道和流处理思想使其功能趋向于五阶段路由器从而得到完善。
33