(1)工艺(2)-(4)中的埋层有何作用？最理想的埋层杂质是什么，为什么？（2分） (2) 工艺(5)中的外延层厚度由什么决定？（2分）
(3) 本工艺中器件间的隔离是依据什么原理？集成电路工艺中还有哪些隔离方法（2分） (4) 工艺(14)中的基区宽度是通过什么工艺控制的（2分）
(5) 外延层、基区、发射区三个区域的掺杂浓度哪个最大，哪个最小？（2分）
(6) 上图分别为NPN双极晶体管结构图和等效电路图，请在结构图中标出等效电路图中的B、C、D、E四点位置（2分） 答：
(1) 为了减少收集区串联电阻，（0.5分）并减少寄生pnp管的影响。（0.5分）最理想的埋层杂质是As（0.5分），因为它在高温下在硅中的扩散系数小，减小了外延时的杂质扩散效应；它与硅衬底的晶格匹配好，减少了应力（0.5分）。
(2) 外延层厚度要>基区杂质的结深（0.5分）+收集区厚度（0.5分）+埋层上推距离（0.5分）+后续各工序中生长氧化层所消耗的外延层厚度（0.5分）。
(3) 依据PN结的单向导电性（1分）。沟槽隔离（0.5分）、场氧隔离（0.5分）。 (4)是(12)步中的基区扩散结深（1分）和(14)步中的发射区扩散结深的差值。（1分） (5)发射区最大（1分）、收集区最小。（1分） (6)如下图所示。每答对一处（0.5分） D E B C
3、画图并简要说明CVD钨填充接触孔和通孔的工艺步骤（9）。
（1）表面原位预清洁处理。目的：去掉一个接触孔内硅表面上的自然氧化层以及铝通孔上的铝的氧化物。 （2）淀积一个接触层（Ti膜）。原因：Ti和硅衬底之间的接触电阻小。 （3）淀积一个附着层（TiN膜）。原因：CVD的钨在一些绝缘层上的附着能力特别差，钨对TiN的附着性比较好。 （4）覆盖式化学气相淀积钨（典型工艺是两步淀积）。A.使用硅烷还原反应形成一层薄钨。B.使用氢气还原反应来淀积剩余厚度的钨膜。
（5）钨膜的回刻。 （6）附着层和接触层的刻蚀。（4分）
Ti TiN
Ti
TiN W Ti W W TiN
Ti
TiN WTi W
TiN Ti
（5分）