Verilog中的一些语法和技巧(7)

2019-08-26 17:46

#(<门及延迟>)的()可以省略默认为0;

对同一个元件多次调用的元件实例语句格式: <门级元件名><驱动强度>#(<门级延迟量>) <实例名1>(端口连接表1), <实例名2>(端口连接表2), <实例名n>(端口连接表n);

A、多数入门:<门级元件名>(<输出端口><输入1><输入2>。。。<输入端口n>) 在多输入逻辑状态的x和z的处理方式是相同的,多输入门的逻辑状态不会是z。 And a1(out1,in1,in2); Or a2(a,b,c,d);

也可以写作And (out1,in1,in2);Or (a,b,c,d);

B、多输出门:<门级元件名>(<输出端口1><输出2>.。。<输出n><输入端口>)

31


Verilog中的一些语法和技巧(7).doc 将本文的Word文档下载到电脑 下载失败或者文档不完整,请联系客服人员解决!

下一篇:RCD箝位正激变换器 毕设 中期

相关阅读
本类排行
× 注册会员免费下载(下载后可以自由复制和排版)

马上注册会员

注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信: QQ: