1MHZA1740425-25pFA174040.01uF21A740421KA217ENCKCLR4518Q0Q1Q2Q33456217AENCKCLR4518Q0Q1Q2Q334561KHZ217AENCKCLR4518Q0Q1Q2Q3345610HZ100KHZA217ENCKCLR4518Q0Q1Q2Q3345610KHZ217AENCKCLR4518Q0Q1Q2Q33456100HZ217AENCKCLR4518Q0Q1Q2Q334561HZ
图7
3.2.1.2 计数电路
计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、定时控制、数字运算等等。
数字钟的计数电路是用两个六十进制计数电路和“12翻1”计数电路实现的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以六十进制为例，当计数器从00，01，02，??，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。
下面将分别介绍60进制计数器和“12翻1”小时计数器。 （一）60进制计数器 电路如图8所示
12111274LS92_2981198QAQBQCQDR0(1)R0(2)R0(1)R0(2)R9(1)R9(2)CKACKB14146712367CKACKBGND+5VQAQBQCQD74LS90_5GND+5V1 图8
电路中，74LS92作为十位计数器，在电路中采用六进制计数；74LS90作为个位计数器在电路中采用十进制计数。当74LS90的14脚接振荡电路的输出脉冲1Hz时74LS90开始工作，它计时到10时向十位计数器74LS92进位。下面对电路中所用的主要元件及功能介绍。 ① 十进制计数器 74LS90
74LS90是二—五—十进制计数器，它有两个时钟输入端CKA和CKB。其中，CKA和组成一位二进制计数器；CKB和组成五进制计数器；若将与CKB相连接，时钟脉冲从输入，则构成了8421BCD码十进制计数器。74LS90有两个清零端R0（1）、R0（2），两个置9端R9（1）和R9（2），其BCD码十进制计数时序如表1，二—五混合进制计数时序如表2，74LS90的管脚图如图9。
图9
表1 BCD码十进制计数时序 表2 二—五混合进制计数时序
CK 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 CK 0 1 2 3 4 5 6 7 8 9 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 1 1 1 1 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 1 0 0 0 0 1 ② 异步计数器74LS92 所谓异步计数器是指计数器内各触发器的时钟信号不是来自于同一外接输入时钟信号，因而触发器不是同时翻转。这种计数器的计数速度慢。一异步计数器 74LS92是 二—六—十二进制计数器，即CKA和组成二进制计数器，CKB和在74LS92中为六进制计数器。当CKB和相连，时钟脉冲从CKA输入，74LS92构成十六进制计数器。74LS92的管脚图如图10。 图10
（二） “12翻1”小时计数器电路 （1） 电路如图11 所 示
图11
“12翻1”小时 计数器是按照“01—02—03—04—05—06—07—08—09—10—11—12—01”规律计数的，计数器的计数状态转换表如表3所示。
表3“12翻1”小时计时时序
CK 0 1 2 3 4 5 6 7
（二）电路的工作原理
由表可知：个位计数器由4位二进制同步可逆计数器 74LS191构成，十位计数器由双D触发器74LS74构成 ，将它们组成 “12翻1”小时计数器。
由表可知：计数器的状态要发生 两次跳跃：一是：计数器计到9，即个位计数器的状态为=1001后，在下一计数脉冲的作用下计数器进入暂态1010，利用暂态的两个1即使个位异步置0，同时向十位计数器进位使=1；二是计数到12后，在第13个计数脉冲作用下个位计数器的状态应为=0001，十位计数器的=0。第二次跳跃的十位清“0”和个位置“1”的输出端、、来产生。对电路中所用的主要元件及功能介绍。 ① D触发器74LS74
在电路中用到了D触发器74LS74，74LS74的管脚图如图12。
图12
下面将介绍一些有关触发器的内容： 十位 Q10 0 0 0 0 0 0 0 0 个位 Q03 Q02 Q01 Q00 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 CK 8 9 10 11 12 13 十位 Q10 0 0 0 1 1 1 0 个位 Q03 Q02 Q01 Q00 1 0 0 0 1 0 0 1 1 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1
触发器，它是由门电路构成的逻辑电路，它的输出具有两个稳定的物理状态（高电平和低电平），所以它能记忆一位二进制代码。触发器是存放在二进制信息的最基本的单元。按其功能可为基本RS触发器触、JK触发器、D触发器和T触发器。
这几种触发器都有集成电路产品。其中应用最广泛的当数JK触发器和D触发器。不过，深刻理解RS触发器对全面掌握触发器的工作方式或动作特点是至关重要的。事实上，JK触发器和D触发器是RS触发器的改进型，其中JK触发器保留了两个数据输入端，而D触发器只保留了一个数据输入端。D触发器有边沿D触发器和高电平D触发器。74LS74为一个电平D触发器。 ② 计数器74LS191
74LS191的管脚图如图13
图13
3.2.1.3 校时电路
（一）电路如图14 所示
图14
（二）电路的工作原理
校时电路的作用是：当数字钟接通电源或者出现误差时，校正时间。校时是数字钟应具有的基本功能。一般电子表都具有时、分、秒等校时功能。为了使电路简单，在此设计中只进行分和小时的校时。校时有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz校时脉冲计数。“慢校时”是用手动产生单脉冲作校时脉冲。图中S1校分用的控制开关，S2（总图）为校时用的控制开关，它们的控制功能如表4所示，校时脉冲采用分频器输出的1Hz脉冲，当S1或S2分别为“0”时可以进行“快校时”。如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。 表4校时开关的功能