第一章 TEC-2实验计算机系统原理
§1.1 TEC-2机硬件系统的基本组成
1．TEC-2机硬件的基本组成
TEC-2机硬件的基本组成如图1.1.1所示，实物图见1.1.2所示。
图 1.1.1 TEC-2机硬件的基本组成
图1.1.1中粗方框内部分，是TEC-2机的主体，被做在图1.1.2中两块垂直插接在一起的大印刷电路板上，它包括计算机主机的3个重要组成部件：运算器、控制器、主存储器。此外，还配备了2个串行接口电路，可以接计算机终端、IBM/PC机或另一台TEC-2机等。水平板上还设置了26个钮子开关，两个12位的微型开关，3个按键，16个发光二极管。能支持高级（有终端或PC机）、初级（仅用开关、按键与指示灯完成实验）2个层次上的主机部分的实验。
图1.1.1中粗线框外的DMA接口、并行接口、实时钟设备是TEC-2机提供的3个任选件。可以分别接软磁盘驱动器（要带接口驱动电路）、8位并行口打印机或其它8位入/出设备，并提供实时钟支持。这为TEC-2机提供了强有力的入/出实验功能。带虚线的4个框，表示的是计算机标准外设或PC机，需要时，可以将它们接入TEC-2机系统中，以进行相应的实验。
图1.1.1中最右上角的框，表示的是通过一个50芯的扁平电缆，将TEC-2机的信号引出到实验板上，可以在实验板上搭接各种逻辑电路，以方便地进行诸如实时钟、并行口、DMA接口、主存扩展、中断等各种类型的实验。
1
图 1.1.2 TEC-2机实物图
2．TEC-2机的简化逻辑框图
在详细讲解TEC-2机各部件的具体组成与运行原理之前，先看懂TEC-2机的简化逻辑框图是很重要的，这对理解TEC-2计算机的整机结构、各功能部件之间的连接关系很有益处。TEC-2机的简化逻辑框图如图1.1.3所示。
TEC-2机主要由以下几部分组成：
（1）TEC-2机的运算器部件，主要由4片AM2901芯片组成，还包括由一片Gal20v8组成的状态寄存器，以及其它一些辅助电路。请参见TEC-2的功能部件框图的右下部分，实际的逻辑图请参见附录14 TEC-2的逻辑线路图（一）的右半部分。运算器部件的详细讲解在§1.3节进行。
（2）TEC-2机的控制器部件，主要由1片AM2910实现的微程序定序器， 7片6116芯片（RAM存储器芯片，8×2048容量）与2片8×2048容量的2716 ROM芯片组成的控存，6片LS374和1片LS273组成56位的微指令寄存器，2片LS377组成16位的指令寄存器，2片2716 ROM芯片组成的微控存地址映射部件等组成。请注意，为了节省器件，程序计数器PC用运算器中的一个通用寄存器R5实现，它不出现在框图的控制器部件中。请参见附录14 TEC-2的功能部件框图的左下部分，实际的逻辑图请参见TEC-2的逻辑线路图（二）。控制器的详细讲解将在§1.5节给出。
2
（3）图的右上部分给出了TEC-2机的主存储器部分。主要由4KW的ROM区（存放监控程序）和2KW的RAM区（存放用户程序及数据）组成。它的地址选择部分与读写等控制信号用到了两个译码器电路。主存部件将在§1.4节详细说明。
图 1.1.3 TEC-2机的简化逻辑框图
（4）总线部分。框中给出两组总线，即地址总线和数据总线，其宽度均为16位。 地址总线，其输入信号仅有一组，即来自地址寄存器，而地址寄存器只能接收来自运算器的结果输出信号。这种处理办法尽管不十分合理，但实现起来最节省器件，简便又易降低造价。地址总线的输出，要送往主存，送往各外设的入/出接口，如串行接口、并行接口等。由于TEC-2机只用8位的入/出端口地址，故在入/出指令中，只用到地址总线的低8位。地址总线还用于微程序控制存储器的写入，这对LDMC（即装入用户设计的微指令）是必要的。地址总线的第4个负载是驱动点亮发光二极管的器件，供用户随时查看地址总线上的当前内容。综上所述，地址总线是CUP向主存、外设接口等传送地址信号的通路。
数据总线，又分为内部数据总线IB（在CPU一方）与外部数据总线DB（在主存与外设接口一方），它们之间通过2片8位的双向三态门LS245连接起来。三态门上的2个控制信号，/MIO用于片选，当其为低时，三态门处于工作状态，否则，使内部与外部数据总线逻辑上
3
断开，/WE用于决定数据的传送方向，为低时，数据从内部总线传向外部总线，为高时，数据则从外部总线传向内部总线。
内部数据总线的信号输入来源有6组。
① 16个钮子开关，用于手拨方式输入数据或地址； ② 运算器的16位输出；
③ 外部数据总线传送来的数据； ④ 中断向量寄存器的16位输出；
⑤ 处理机状态字（C、Z、V、S 4个标志位及中断优先级）； ⑥ 指令寄存器的低位字节（入/出端口地址或相对寻址的位移量）。
这些输入的控制都是通过开关门实现的，具体办法将在后面相应部分单独说明。 内部数据总线的信号将送出到如下部件： ① 运算器的16位D输入端； ② 送往外部总线； ③ 送往指令寄存器；
④ 送往可写控存的写入寄存器的16位的四个字段的输入端。以实现LDMC指令的功能； ⑤ AM2910的10位地址输入端。
这些输出控制也是通过开关门实现的，具体办法到后面相应章节加以说明。
（5）其它部分，主要包括主振与启停控制，指示灯的驱动与显示内容的选择等线路。 在设计中，为了节约器件，使TEC-2主机的主振信号与Intel8251A串行接口芯片要用的晶振合用一个1.8432MH的信号。为了更灵活，也允许主机的主振选用外接信号，这样，有可能使主振的频率及脉冲宽度可调，但串行口要用晶振产生的频率稳定的脉冲信号，这是保证串行口正确工作的必备条件。为此，TEC-2机主板上安装了一个输入插口和一组跨接线，以实现内/外脉冲源信号的选择。
从TEC-2机的调试与更好地支持实验的要求出发，可以使TEC-2机正常连续执行监控或用户程序，也可以使其单步运行，即每启动一次仅执行一条微指令，或一次内存读写与地址自动计数操作。为此，TEC-2机主板上有一个连续/单步的控制开关，有一个单脉冲微动按钮。当TEC-2机被设定为单步运行方式时，每按动一次单脉冲按钮，启停线路将只产生单个脉冲，保证TEC-2机运行在单步方式。这可以从附录14 TEC-2机逻辑线路图（三）的主振与启停控制线路上看清楚。此外，主机板上安装有一个RESET按钮，产生TEC-2机总清信号，并使TEC-2机从监控程序的首地址重新运行。这也是实验中出错造成“死机”之后的解救方法。RESET操作不破坏用户已写到主存中的程序与数据。
4
用发光二极管作为显示指示灯，共16位，是用八选一的带有正、反向输出的LS151器件驱动的，每位1片，共16片。当输入信号为“1”时灯亮，为“0”时灯灭。TEC-2机的功能部件框图左上角表明，发光二极管的正极经一个电阻连到+5V电源上，负极接在LS151的反向输出端，实现了所要求的显示功能。LS151器件有8组16位的输入，它们分别是地址总线、内部数据总线、运算器的结果输出、当前微指令地址（实用低10位）、三组16位的微码，一组8位的微码加一组8位的程序状态字。显示这8组输入的哪一组，是通过LS151器件的3位控制端S2S1S0控制的，这3个控制端接到了TEC-2机主板的3个钮子开关上，由实验人员通过拨动这3个开关，来选择所要观察的内容。在TEC-2的简明操作卡上指明了这3位开关的8组状态与显示内容的对应关系。实际逻辑图请参见附录14 TEC-2的逻辑线路图（三）。
（6）两个串行接口电路
由两片Intel8251芯片，1片MC1488和1片MC1489芯片（实现电平转换）和1片端口地址译码器74LS138芯片组成。所需的几个不同频率的时钟信号由晶振信号经分频给出。
3．TEC-2机的技术指标
TEC-2实验计算机系统的主要技术指标是：
（1）TEC-2机的字长为16位，即运算器、主存、数据与地址总线均为16位；
（2）TEC-2机的指令系统，基本指令系统支持类PC机的64条指令，多种指令格式，7种基本寻址方式；其中53条指令已实现，用于写出该机的监控程序，尚留11条指令供实验者自己实现；
（3）主存支持64K字，通常用字寻址方式，现安装了4kW的ROM，存放监控程序，2kW的RAM，存放用户程序及数据；
（4）运算器由4片4位的位片结构的运算器Am2901器件级联而成，每片内由实现8种运算功能的ALU和16个双端口读出、单端口写入的通用寄存器组成；另配有一片Am2902快速进位器件实现高速进位；
（5）控制器采用微程序方案实现，控存字长56位，可用最大容量1024个字，用可读写的存储器芯片组成，支持动态微程序设计。已实现的53条指令的微程序保存在2片单独的8位ROM中，加电过程中自动调入控存，以保证TEC-2机加电后能正常运行；
（6）TEC-2机主机上安装有两个串行接口及配套电路，能直接与计算机终端或PC机（作为仿真终端）相连，在监控程序控制下完成TEC-2机操作，或与另一台TEC-2机相连，完成TEC-2机之间的通信实验；
（7）作为TEC-2机的扩展部分，TEC-2机通过一条50芯扁平电缆，可以与一块由通用面
5