A. CPU从主存取出一条指令的时间 B. CPU执行一条指令的时间
C. CPU从主存取出一条指令加上执行这条指令的时间 D. 时钟周期时间
o 同步控制是 。
A. 只适用于CPU控制的方式
B. 只适用于外围设备控制的方式 C. 由统一时序信号控制的方式 D. 所有指令执行时间都相同的方式
o 异步控制常用于 作为其主要控制方式。
A. 在单总线结构计算机中访问主存与外围设备时 B. 微型机的CPU控制中 C. 组合逻辑控制的CPU中 D. 微程序控制器中
7. 微操作在执行部件中是最基本的操作。由于数据通路的关系，微操作可分为相容性和相斥性微操作。请在以下叙述中选出一个正确描述的句子。 A. 同一个CPU周期中，可以并行执行的微操作叫相容性微操作 B. 同一个CPU周期中，不可以并行执行的微操作叫相容性微操作 C. 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作 D. 同一个时钟周期中，不可以并行执行的微操作叫相斥性微操作
8. 用PLA器件设计的操作控制器称为PLA控制器。从技术实现的途径来说，PLA控制器是一种 。
A. 用存储逻辑技术设计的控制器 B. 用组合逻辑技术设计的控制器 C. 用微程序技术设计的控制器
D. 用组合逻辑技术和存储逻辑技术结合设计的控制器 三、名词解释
o 指令流 o 数据流 o 指令周期 o 异步控制方式 o 同步控制方式 o 节拍 o 节拍电位
四、简答题
o 试述控制器基本功能。
o 控制器有哪几种控制方式？各有何特点？ o 试述指令周期、时钟周期、存储周期三者的关系。 o 指令周期内节拍划分的原则是什么？ o 试述取指周期和执行周期各执行哪些操作？ o 什么是微命令和微操作？它们有什么关系？
o 在微程序的控制器中，通常有哪5种得到下一条微指令地址的方式。 o 简要说明组合逻辑控制器中的节拍发生器的作用是什么？简述它的工作原理。 o 简要说明条件转移指令和无条件转移指令的相同点和不同点？子程序调用指令
与转移指令的区别是什么？
o 简述计算机的控制器的功能和基本组成，微程序的控制器和组合逻辑的控制器
在组成和运行原理方面的相同、不同之处表现在哪里？
o 一般情况下，怎样区分从内存中取出的机器字是数据字还是指令字？
o 计算题
o 假设某机器有86条指令，平均每条指令由12条微指令组成，其
中一条是取指微指令。取指指令是公用的，已知微指令字长48 位。请问控制存储器的容量需多大？
o CPU执行一段程序时，cache完成存取的次数为1900次，主存完
成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns。求：（1）cache/主存系统的效率 。 （2）平均访问时间。
o 分析题
1.已知某机采用微程序控制方式，其控制存储器容量为512×48位。微程序可在整个控制存储器中实现转移，可控制微程序转移的条件共有4个，采用水平型格式，后继微指令地址采用断定方式，如下图所示： 微指令字段 判别测试字段 下地址字段 操作控制 顺序控制
o 微指令中的三个字段分别应为多少位？
o 画出围绕这种微指令格式的微程序控制器逻辑框图。
2.某机有8条微指令I1～I8，每条微指令所包含的微命令控制信号如表5.3所示。 表5.3 微命令控制信号 微命令 微 命 令 信 号 a b c d e f g h i j I1 I2 I3 I4 I5 I6 I7 I8 √ √ √ √ √ √ √ √ √ √ √ √ √ √ √ √ √ √ √ √ √ √ √ √ √ A～j分别对应10种不同性质的微命令信号，假设一条微指令的控制字段为8位，请安排微指令的控制字段格式。
3. 请在下表中第二列、第三列填写简要文字对CISC和RISC的主要特征进行对比。
比 较 内 容 CISC RISC
o 指令系统 o 指令数目 o 指令格式 o 寻址方式 o 指令字长 o 可访存指令 o 各种指令使用频率 o 各种指令执行时间 o 优化编译实现 o 程序源代码长度 o 控制器实现方式 o 软件系统开发时间
o 设计题
o 时序产生器需要在一个CPU 周期中产生三个节拍脉冲信号：Tl
（200ns），T2（400ns），T3（200ns），请设计时序逻辑电路（不考虑启停控制）。
o 某假想机主要部件如图5.14所示。其中：
M——主存储器 MBR——主存数据寄存器 IR——指令寄存器， MAR——主存地址寄存器 PC一—程序计数器 R0- R3——通用寄存器 C，D——暂存器
（1）请补充各部件之间的主要联结线，并注明数据流动方向。
（2）拟出“ADD(R1)，(R2)+”指令的执行流程(含取指过程与确定后继指令地址)。该指令的含义是进行求和操作，源操作数地址在寄存器R1中，目的操作数寻址方式为自增型寄存器间址方式(先取地址后加1)。
图5.14 某假想机主要部件
3．运算器结构如图5．15所示，IR为指令寄存器，R1—R3是三个通用寄存器，其中任何一个可作为源寄存器或目标寄存器，A和B是三选一多路开关，通路的选择分别由AS0，ASl和BS0，BSl控制（如BS0BSl＝01时选择Rl，10时选择R2，11时选择R3）S1S2是ALU的操作性质控制端，功能如下：
S1S2＝00时，ALU输出B S1S2＝0l时，ALU输出A+B S1S2＝10时，ALU输出A-B S1S2＝11时，ALU输出B 假设有如下四条机器指令，其操作码OP和功能如表5．4所示，要求： （1）如机器字长8位，请设计四条指令的指令格式。
（2）如限定微指令字长不超过14位，请设计微指令格式（只考虑运算器数据通路的控制），假设控存CM容量仅16个单元。
（3）假定取指微指令完成从主存M取指令到IR，画出四条指令的微程序流程图．标 注微地址和测试标志。
（4）假定用节拍脉冲T4修改微地址寄存器，用T1脉冲做为CM读出信号的打入信号，试画出微地址转移逻辑图。
图5.15 运算器结构
表5.4 操作码OP和功能
4. 现在要设计一个新处理机，但机器字长尚悬而未决，有两种方案等待选择：一种是指令字长16位，另一种指令字长24位。该处理机的硬件特色是：①有两个基值寄存器（20位）。②有两个通用寄存器组，每组包括16个寄存器。请问：
（1）16位字长的指令和20位字长的指令各有什么优缺点？哪种方案较好？ （2）若选用24位的指令字长，基地址寄存器还有保留的必要吗？ 5. CPU的结构如下图所示，其中AC为累加器，AR为主存地址寄存器，DR为主存数据寄存器，DR(OP)为DR的操作码字段，DR(ADR)为DR的地址码字段，IR为指令寄存器，PC为程序计数器，M为主存储器，表(1)列出CPU控制信号，表(2)列出指令组助记符及其功能，并给出每条指令的操作码。
请设计：1）满足所给条件的微指令格式（直接控制法）。
2）设计表（2）中6条指令的微程序流程图，标明每条微指令在控存中的地址。