图中的与非门为74系列的TTL电路，万用表使用5V量程，内阻为20kΩ/V。
图P3.18
3.19若将上题中的与非门改为74系列TTL或非门，试问在上述五种情况下测得的vI2各为多少？
3.20若将图P3.18中的门电路改为CMOS与非门，试说明当vI1为题[3.18]给出的五种状态时测得的vI2各等于多少？
3.21在图P3.21所示电路中R1、R2和C构成输入滤波电路。当开关S闭合时，要求门电路的输入电压VIL≤0.4V；当开关S断开时，要求门电路的输入电压VIH≥4V，试求R1和R2的最大允许阻值。G1～G5为74LS系列TTL反相器，它们的高电平输入电流IIH≤20μA，低电平输入电流IIL?0.4mA。
图P3.21
3.23计算图P3.23电路中上拉电阻RL的阻值范围。其中G1、G2、G3是74LS系列OC门，输出管截止时的漏电流为IOH≤100μA，输出低电平VOL≤0.4V时允许的最大负载电流IOL（max）=8mA。G4、G5、G6为74LS系列与非门，它们的输入电流为IIL?0.4mA，IIH≤20μA。给定VCC=5V，要求OC门的输出高、低电平满足VOH≥3.2V、VOL≤0.4V。
图P3.23
3.24在图P3.24电路中，已知G1和G2、G3为74LS系列OC输出结构的与非门，输出管截止时的漏电流最大值为IOH（max）=100μA，低电平输出电流最大值为IOL（max）=8mA，这时输出的低电平为VOL（max）=0.4V。G3～G5是74LS系列的或非门，它们高电平输入电流最大值为IIH（max）=20μA，低电平输入电流最大值为IIL（max）=-0.4mA。给定VCC=5V，要求满足VOH≥34V、VOL≤0.4V，试求RL取值的允许范围。
图P3.24
3.25图P3.25所示是一个继电器线圈驱动电路。要求在vI=VIH时三极管T截止，而vI=0时三极管T饱和导通。已知OC门输出管截止时的漏电流IOH≤100μA，导通时允许流过的最大电流IOL（max）=10mA，管压降小于0.1V，导通内阻小于20Ω。三极管β=50，饱和导通压降VCE（sat）=0.1V，饱和导通内阻RCE（sat）=20Ω。继电器线圈内阻240Ω，电源电压VCC=12V，VEE=-8V，R2=3.2kΩ，R3=18kΩ，试求R1的阻值范围。
图P3.25
3.26在图P3.26（a）所示电路中已知三极管导通时VBE=0.7V，饱和压降VCE（sat）=0.3V，饱和导通内阻为RCE（sat）=20Ω，三极管的电流放大系数β=100。OC门G1输出管截止时的漏电流约为50μA，导通时允许的最大负载电流为16mA，输出低电平≤0.3V。G2～G5均为74系列TTL电路，其中G2为反相器，G3和G4是与非门，G5是或非门，它们的输入特性如图P3.26（b）所示。试问：
（1）在三极管集电极输出的高、低电平满足VOH≥3.5V、VOL≤0.3V的条件下，Ra的取值范围有多大？
（2）若将OC门改成推拉式输出的TTL门电路，会发生什么问题？
图P3.26
第4章
4.2图P4.2是一个多功能函数发生电路，试写出当S0S1S2S3为0000～1111 16种不同状态时输出Y的函数关系式。
图P4.2
4.6有一水箱由大、小两台水泵ML和MS供水，如图P4.6所示。水箱中设置了3个水位检测元件A、B、C，水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时MS单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和MS同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。
图P4.6
4.7设计一个代码转换电路，输入为4位二进制代码，输出为4位格雷码。可以采用各种逻辑功能的门电路来实现。4位格雷码见本书第1.5节的表1.5.2。
编码顺序 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 二进制代码 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 格雷码 0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1000
表1.5.2
4.12试画出用3线–8线译码器74HC138（见图4.3.8）和门电路产生如下多输出逻辑函数的逻辑图。
?Y1?AC??Y2?A?B?C?AB?C??BC ?Y?B?C??ABC??3
图4.3.8
4.14用3线–8线译码器74HC138和门电路设计1位二进制全减器电路。输入为被减数、减数和来自低位的借位；输出为两数之差和向高位的借位信号。
4.23用8选1数据选择器74HC151（见图4.3.24）设计一个组合逻辑电路。该电路有3个输入逻辑变量A、B、C和1个工作状态控制变量M。当M=0时电路实现“意见一致”功能
（A、B、C状态一致时输出为1，否则输出为0），而M=1时电路实现“多数表决”功能，即输出与A、B、C中多数的状态一致。
图4.3.24
4.24用8选1数据选择器设计一个函数发生器电路，它的功能如表P4.24所示。
S1 0 0 1 1 S0 0 1 0 1 Y A?B A?B A?B A?
表P4.24
第5章作业
5.2画出图P5.2由或非门组成的SR锁存器输出端Q、Q?的电压波形，输入端SD、RD的电压波形如图中所示。
图P5.2
5.5在图P5.5所示电路中，若CLK、S、R的电压波形如图中所示，试画出Q和Q?端与之对应的电压波形。假定触发器的初始状态为Q=0。