课 程 设 计 说 明 书
答开关模块。该抢答器系统通过四个个按键输入抢答信号；利用存储程序来完成软件的设计；利用四个4位七段共阳数码管来完成显示功能。工作时，用按键通过开关电路输入各路的抢答信号，经单片机的处理，输出控制信号，控制四个七段数码管和喇叭工作。在数码管上显示哪一组先答题，从而实现整个抢答过程。
2.5 本章小结
本章主要讲述了抢答器的工作原理和本设计系统的工作流程。在说明工作原理的过程中，突出了电路的组成单元以及这些单元如何实现抢答功能；在说明系统的流程时，结合本设计的内容，指出了参数设置的方法和意义。抢答正常流程的实现，同时也说明了抢答器的优点和STM32的功能及简介。
第3章 系统的硬件设计与开发
3.1 系统硬件总体设计
本章主要内容是系统的硬件电路的实现，即现场检测设备的硬件电路设计，四路按键作为输入信号传给STM32单片机，STM32作为主控制芯片，四盏LED作为输出，抢答成功者的LED灯红色闪烁，四个独立数码管，分别显示各自的抢答时间，电源模块采用的12V的开关电源，再通过稳压芯片转换为所需5V和3.3V电源输出。还需要USB转串口电路，JTAG调试电路，晶振、BOOT等外围电路。
第 11 页 共 33 页
课 程 设 计 说 明 书
JTAG 复位 4七数管示 = 电源 晶振 位段码显4路抢答 按键输入 图3.1 系统主要功能模块
STM32单片机 LED显示3.2 STM32 最小系统
第 12 页 共 33 页
课 程 设 计 说 明 书
采用STM32F103VET6最小系统，100引脚，512闪存，32位CPU，最高72Mhz工作频率，完全可满足本系统设计的需要。
3.3 JTAG电路
JTAG(Joint Test Action Group，即联合测试行动小组)是一种国际标准的测试协议，主要应用于芯片的内部测试，现在主流的DSP、FPGA芯片等都支持JTAG协议。标准的接口是4线制的，包括：TMS、TCK、TDI、TDO，分别代表模式选择、时钟设
第 13 页 共 33 页
课 程 设 计 说 明 书
置、数据输入和数据输出。JTAG的基本原理是在器件内部定义一个TAP（Test Access Port，即测试访问口）然后通过专门的调试工具对芯片内部的节点进行测试。
图3.3 STM32 的JTAG 调试接口电路
3.4 时钟频率电路的设计
单片机必须在时钟的驱动下才能工作。在单片机内部有一个时钟振荡电路，只需要外接一个振荡源就能产生一定的时钟信号送到单片机内部的各个单元，决定单片机的工作速度。时钟电路如图5所示。
图3.4 外部振荡源电路
第 14 页 共 33 页
课 程 设 计 说 明 书
一般选用石英晶体振荡器。此电路在加电大约延迟10ms后振荡器起振，在XTAL2引脚产生幅度为3V左右的正弦波时钟信号，其振荡频率主要由石英晶振的频率确定。电路中两个电容 C1，C2的作用有两个：一是帮助振荡器起振；二是对振荡器的频率进行微调。C1，C2的典型值为30PF。
单片机在工作时，由内部振荡器产生或由外直接输入的送至内部控制逻辑单元的时钟信号的周期称为时钟周期。其大小是时钟信号频率的倒数，常用fosc表示。图中时钟频率为12MHz，即fosc=12MHz，则机器周期为1μs.
3.5 复位电路的设计
单片机的第9脚RST为硬件复位端，只要将该端持续4个机器周期的高电平即可实现复位，复位后单片机的各状态都恢复到初始化状态，其电路图如图6所示：
图3.5复位电路
图6中由复位键以及电解电容C3、电阻R2构成按键及上电复位电路。由于单片机是高电平复位，所以当复位键按下的时候，单片机的9脚RESET管脚将处于高电平，此时单片机就处于复位状态。当上电后，由于电容的缓慢充电，单片机的9脚电压会逐步由高向低转化，经过一段时间后，单片机的9脚处于稳定的低电平状态，此时单片机上电就复位完毕，系统程序从0000H开始执行。
值得注意的是，在设计当中使用到了硬件复位和软件复位这两种功能，由上面的硬件复位后的各状态可知寄存器及存储器的值都恢复到了初始值，而前面的功能介绍中提到了倒计时时间的记忆功能，该功能的实现的前提条件就是不能对单片机
第 15 页 共 33 页