电子科技大学1999年研究生入学考试试题（组成原理）
注: 应届考生作一(1~5)、二(1~8)、三、四、五题。在职考生从一(1~8)中选作8题，从二(1~8)中选作8题，并作三、四、五题。
一、(10分)改正各题结论中的错误或补充其不足。
1、 在补码乘法（比较法）中，最后一步需要修正。
2、 主存采用随机存取方式，是因为可以向主存写入数据，或从主存读出数据。 3、 在微程序控制方式中，一条机器指令用一条微指令解释执行。 4、 采用隐式I/O指令是指用硬件实自动实现I/O操作。
5、 磁盘存储器与主存之间的数据传送既可以采用DMA方式，也可以采用中断方式。 6、 在硬盘中，通常将一个较长文件存放在同一盘面的相邻磁道上。 7、 打印机的字符发生器中存放的是字符的ASCII码。 8、 在主机内，CPU对主存的访问必须通过内总线进行。 二、（40分）简答题
1、 某加法器采用串行进行方式。写出第三进行C3的逻辑式（操作数Ai、Bi、初始进
位C0），并画出有关部分的逻辑电路图（门级）.
2、 在浮点运算中，什么情况下需对阶？为什么？如何操作？
3、 指令基本格式包括操作码和地址码两部分。采用哪些方式可以减少地址码部分的长
度？为什么？试举例说明。
4、 组合逻辑控制方式有哪两个主要缺点？微程序控制方式如何针对这些缺点进行改
进？
5、 为什么在同步控制方式中要划分周期、脉冲等时序信号，而在异步控制方式中则没
有明显的时序划分？
6、 在相同容量的静态存储苡片和动态存储芯片中，哪种芯片功耗较大？哪种功耗较
小？为什么？
7、 某图形显示器的分辩率为800×600线，其显卡上有缓冲存储器、同步计数器和其
他有关逻辑。若将分辩率提高到1024×768线，并保证帧频不变，在显卡应作哪些改进？
8、 为什么CPU可以在一个总线周期结束时响应DMA请求，而必须在一条指令结束时
才能响应中断请求？
9、 如何用变址寻址方式访问一段连续存储区中的各个单元？
10、为了实现多重中断在服务程序的起始部分应安排哪些操作？为什么？ 11、在系统总线操作中如何体现同步方式的扩展？请举例说明。
12、在原码除法和补码除法(均不恢复余数法)中，如何上商?如何下一步操作？ 三、（20分）
某机数据通路采用单向内总线结构，如下图所示。通路中包括选择器A和B、ALU、移位器、通用寄存器R0~R3、暂存器C和D、地址寄存器MAR、数据缓冲寄存器MBR、指令寄存器IR、指令计数器PC、堆栈指针SP等。
1、用寄存器传送语句(如：C?MBR形式)写出下述指令的流程。
(1) 加法指令 ADD R0,X(R1)；源采用寄存器寻址，目的采用变址。 (2) 返回指令RST (SP)+；返回地址采用自增型寄存器间址。
2、列出取指周期有关操作所需的微命令（不考虑时序转换），并将这些微命令加在图中相应部件上。
四、(15分)
地址总线A15~A0(低),存储空间(按字节编址)分配如下0000H~3FFFH为ROM区，4000H~7BFFH为RAM区，7C00H~7FFFH为I/O地址空间。用EPROM芯片(8KB/片、4KB/片)和RAM芯片(4K×4组成该存储器)。不画框图，请回答：
1、 三种存储芯片各需多少片？ 2、 每块芯片需分配哪几位地址？
3、 应设置几个片选信号？写出各片选信号的逻辑式，以实现对ROM区和RAM区的
访问。
五、（15分）
某输入设备按串行方式工作，以向量中断方式向主机传送数据，CPU发向设备的命令包括清除、屏蔽、启动，设备状态可抽象为空闲、忙、完成。试为该设备设计中断接口。
1、 画出接口模型图(寄存器级)。 2、 说明图中各组成部分的功能。
3、 拟定接口命令字格式和状态字格式。
4、 以设备向主机输入数据为例，描述微量中断过程，说明： ①主机如何启动设备？
②设备在什么情况下申请中断？ ③接口如何传送中断请求？
④CPU响应后如何转相应服务程序？
1999年《计算机组成原理》参考答案及评分标准 一、改错题（每小题2分，共10分）
1.在补码乘法中，若乘数符号位和最高有效位是10或01；则最后一步需修正。
2.主存采用随机存取方式，是因为可按地址访问主存任一单元，访问时间与地址无关。 3.在微程序控制方式中，一条机器指令用一段微程序解释执行。 4.采用隐式I/O指令，是指用传送指令实现I/O操作。
5.磁盘存储器与主存之间的数据传送一般采用DMA方式，批量传送结束时用中断方式作善后处理。
6.在硬盘中，通常将一个较长文件存放在同一圆柱面的相邻磁道上。 7.打印机的字符发生器中存放的是字符的点阵信息。 8.在主机内CPU对主存的访问应通过系统总线进行。 二、简答题（每小题5分，共40分）
1、C3=G3+P3C2；C2=G2+P2C1；C1=G1+P1C0
+Bi (3分) Gi=Ai+Bi Pi=Ai○
2、在浮点运算中，作加法或减法时，若两数阶码不等,需对阶。（2分）因阶码不同，其尾数据的权值不同，尾数不能直接加减。（1分）对阶时将小阶加1，其尾数右移1位，直至两数阶码相等。（2分）
3、①采用隐地址方式，以减少相应指令中的地址数。如隐含指定寄存器，将二地址指令简化为一地址指令。（2.5分）
②采用寄存器寻址，以减少相应地址的位数，如用寄存器寻址或寄存器间址，指令中只给出位数较少的寄存存器编号。（2.5分） 4、主要缺点：
①设计不规整，设计效率较低，不便于检查、调试。（1分） ②不易修改、扩展功能。（1分） 改进：
①将程序技术引入CPU构成级。将微命令编制成微指令，若干微指令组成一段微程序，解释执行一条机器指令，使设计规整。（1.5分）
②将存储逻辑引入CPU。微程序事先存入控制存储器，执行机器指令时再取出，译码产生相应微命令，控制有关操作，使指令功能易于修改、扩展（1.5分）
5、同步控制方式中，各项操作与统一时序信号同步，用周期控制操作时间，用脉冲对某些微操作同步定时。（2.5分）
异步控制方式中，各项操作按需要安排不同时间，不受统一时序控制。用异步应答方式实现各操作的衔接和数据传送。（2.5分）
6、静态存储器功耗较大。因为静态存储器依靠双稳态电路存储信息，需由电源电流维持一管导通、一管截止的状态。（2.5分）
动态存储器功耗较少。因为动态存储器依靠电容存储电荷来存放信息。对电容充电后可断开电源，大大降低芯片功耗。 7、改进：
①增大缓存容量（96KB）(1.5分)
②重新设置字节计数器、线计数器分频关系(字节计数器：（128+L）:1,线计数器：（768+m）。（2分）
③提高点频。（1.5分）