六、在CPLD\\FPGA实验系统上下载，进行硬件验证情况。
这次我们使用的是KHF-3实验箱，使用的是ALTERA公司的ACEX1K系列芯片，型号是EP1L30QC208-3。共有208个引脚。
硬件验证情况：能基本实现抢答器功能，计时器部分功能未能准确实现，可能是编写程序不严密做成，有待改进。 七、实验中遇到的问题 1.编译不成功有错误。
解决方法：了解清楚编写规则，改进程序。 2.仿真结果与理论结果有出入。
解决方法：检查程序，并改写程序。 3.实验箱没有理想的脉冲源。
解决方法：设计分频程序，对原有的脉冲进行分频以获得理想的脉冲。
八、总结设计收获和体会：
通过一周的紧张工作，最后完成了我的设计任务—基于VHDL的四路智力竞赛抢答器。通过本次课程设计的学习，我深深体会到了设计课题的重要性和目的性所在。本次设计任务不仅培养了我们实践操作能力，也培养了我们灵活运用课本知识，理论联系实际，独立自主进行设计的能力。它不仅是学习知识的好机会，也是我们对所学知识的一次综合检验和复习，使我明白到自己的缺陷所在，从而查漏补缺。