组成原理试题库
A、EPROM B、CDROM C、DRAM D、SRAM
9、假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600×1200，颜色深度为24位，帧频为85HZ，显示总带宽的50%用来刷新屏幕，则需要的显存总带宽至少约为（ ）(2010年原题、第七章：外围设备)
A、245 Mbps B、979 Mbps C、1958 Mbps D、7834 Mbps
10、假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是(2009年原题、第三章：存储系统)
A、5% B、9.5% C、50% D、95%
11、下列选项中，能引起外部中断的事件是(2009年原题、第八章：输入输出系统)
A键盘输入 B除数为0 C浮点运算下溢 D访存缺页
12、假定变量i，f，d数据类型分别为int，float和double（int用补码表示，float和double分别用IEEE754单精度和双精度浮点数据格式表示），已知i=785，f=1.5678E3，d=1.5E100、若在32位机器中执行下列关系表达式，则结果为真是（ ）(2010年原题、第二章：运算方法和运算器)
（I）i==(int) (float)I （II）f==(float) (int) f （Ⅲ）f==(float) (double) f （IV）(d+f)-d==f
A、仅I和II B、仅I和III C、仅II和III D、仅III和IV
13、假定用若干个2k×4位芯片组成一个8k×8位存储器，则地址0B1FH所在芯片的最小地址是（ ）(2010年原题、第三章：存储系统）
A、0000H B、0600H C、0700H D、0800H
14、下列有关RAM和ROM的叙述中，正确的是（ ）(2010年原题、第三章：存储系统)
I RAM是易失性存储器，ROM是非易失性存储器 II RAM和ROM都采用随机存取方式进行信息访问 III RAM和ROM都可用作Cache IV RAM和ROM都需要进行刷新
A、仅I和II B、仅II和III C、仅I，II，III D、仅II，III，IV
15、下列命令组合情况中，一次访存过程中，不可能发生的是（ ）(2012年原题、第三章：存储系统)
A、TLB未命中，Cache未命中，Page未命中 B、TLB未命中，Cache命中，Page命中 C、TLB命中，Cache未命中，Page命中 D、TLB命中，Cache命中，Page未命中
组成原理试题库
16、下列寄存器中，汇编语言程序员可见的是（ ）(2010年原题、第五章：中央处理器)
A存储器地址寄存器（MAR） B程序计数器（PC） C存储器数据寄存器（MDR） D指令寄存器（IR）
17、下列不会引起指令流水阻塞的是（ ）(2010年原题、第五章：中央处理器)
A、数据旁路 B、数据相关 C、条件转移 D、资源冲突
18、单级中断系统中，中断服务程序执行顺序是（ ）(2010年原题、第八章：输入输出系统)
I 保护现场 Ⅱ 开中断 Ⅲ 关中断 Ⅳ 保存断点 V 中断事件处理 Ⅵ 恢复现场 Ⅶ 采访中断返回
A、I→V→Ⅵ→Ⅱ→Ⅶ B、Ⅱ→I→V→Ⅶ C、Ⅲ→Ⅳ→V→Ⅵ→Ⅶ D、Ⅳ→I→V→Ⅵ→Ⅶ
19、浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27×29/32，Y=25×5/8，则用浮点加法计算X+Y的最终结果是(2009原题、第一章：计算机系统概述)
A、00111 1100010 B、00111 0100010 C、01000 0010001 D、发生溢出
20、某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是(2009原题、第三章：存储系统)
A、0 B、2 C、4 D、6
21、下列选项中，能缩短程序执行时间的措施是（ ）(2010年原题、第五章：中央处理器) I提高CPU时钟频率，II优化数据通过结构，III对程序进行编译优化
A、仅I和II B、仅I和III C、仅II和III D、I，II，III
22、假定有4个整数用8位补码分别表示r1=FEH，r2=F2H，r3=90H，r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（ ）(2010年原题、第二章：运算方法和运算器)
A、r1×r2 B、r2×r3 C、r1×r4 D、r2×r4
23、下列选项中的英文缩写均为总路线标准的是（ ）(2010年原题、第六章：总线系统)
组成原理试题库
A、PCI，CRT，USB，EISA B、ISA，CPI，VESA，EISA C、ISA，SCSI，RAM，MIPS D、ISA，EISA，PCI，PCI-Express 24、float型数据通常用IEEE 754单精度浮点数格式表示。若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是 (2011年原题、第二章：运算方法和运算器)
A、C104 0000H B、C242 0000H C、C184 0000H D、C1C2 0000H
25、下列???出的指令系统特点中，有利于实现指令流水线的是 (2011年原题、第五章：中央处理器)
Ⅰ. 指令格式规整且长度一致 Ⅱ、指令和数据按边界对齐存放 Ⅲ、只有Load/Store指令才能对操作数进行存储访问
A、仅Ⅰ、Ⅱ B、仅Ⅱ、Ⅲ C、仅Ⅰ、Ⅲ D、Ⅰ、Ⅱ、Ⅲ
26、某计算机有五级中断L4～L0，中断屏蔽字为M4M3M2M1M0，Mi=1（0≤i≤4）表示对Li级中断进行屏蔽。若中断响应优先级从高到低的顺序是L4→L0→L2→L1→L3 ，则L1的中断处理程序中设置的中断屏蔽字是(2011年原题、第八章：输入输出系统)
A、11110 B、01101 C、00011 D、01010
27、冯?偌依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是(2009原题、第一章：计算机系统概述)
A、指令操作码的译码结果 B、指令和数据的寻址方式
C、指令周期的不同阶段 D、指令和数据所在的存储单元
28、一个C语言程序在一台32位机器上运行。程序中定义了三个变量x、y和z，其中x和z为int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x、y和z的值分别是(2009原题、第一章：计算机系统概述)
A、x=0000007FH，y=FFF9H，z=00000076H B、x=0000007FH，y=FFF9H，z=FFFF0076H C、x=0000007FH，y=FFF7H，z=FFFF0076H D、x=0000007FH，y=FFF7H，z=00000076H
29、一个C语言程序在一台32位机器上运行。程序中定义了三个变量x、y和z，其中x和z为int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x、y和z的值分别是(2009原题、第二章：运算方法和运算器)
A、x=0000007FH，y=FFF9H，z=00000076H B、x=0000007FH，y=FFF9H，z=FFFF0076H C、x=0000007FH，y=FFF7H，z=FFFF0076H D、x=0000007FH，y=FFF7H，z=00000076H
组成原理试题库
30、
浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27×29/32，Y=25×5/8，则用浮点加法计算X+Y的最终结果是(2009原题、第二章：运算方法和运算器)
A、00111 1100010 B、00111 0100010 C、01000 0010001 D、发生溢出
31、某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是(2009年原题、第三章：存储系统)
A、1，15 B、2，l5 C、1，30 D、2，30
32、某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转移后的目标地址是(2009年原题、第四章：指令系统)
A、2006H B、2007H C、2008H D、2009H
33、下列关于RISC的叙述中，错误的是(2009年原题、第五章：中央处理器)
A、RISC普遍采用微程序控制器
B、RISC大多数指令在一个时钟周期内完成 C、RISC的内部通用寄存器数量相对CISC多
D、RISC的指令数、寻址方式和指令格式种类相对CISC少
34、某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别为90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是(2009年原题、第五章：中央处理器)
A、90ns B、80ns C、70ns D、60ns
35、相对于微程序控制器，硬布线控制器的特点是(2009年原题、第五章：中央处理器)
A、指令执行速度慢，指令功能的修改和???展容易 B、指令执行速度慢，指令功能的修改和扩展难 C、指令执行速度快，指令功能的修改和扩展容易 D、指令执行速度快，指令功能的修改和扩展难
36、假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是(2009年原题、第六章：总线系统)
A、10MB/s B、20MB/s C、40MB/s D、80MB/s
组成原理试题库
37、下列选项中，描述浮点数操作速度指标的是 (2011年原题、第二章：运算方法和运算器)
答案：1. C 2. C 3. C 4. A 5. D 6. C 7. D 8. B 9. D 10 . D 11. A 12. B 13. D 14. A 15. D 16. B 17. A 18. A 19. D 20. C 21. D 22. B 23. D 24. A 25. D 26. D 27. C 28. D 29. D 30. D 31. D 32. C 33. A 34. A 35. D36. B 37. D
A、MIPS B、CPI C、IPC D、MFLOPS