预置值控制数控分频模块进行分频，由此得到每个音阶对应的频率。
该模块的唯一输入信号INDEX对应就是自动模块中最后的输出INDEX0，音符显示信号CODE，高低音显示信号HIGH和音符分频系数都是根据音符输入确定的。比如我们自定义INDEX第8位为高电平时，它的分频系数则为773Hz，音符显示信号为1001111,即是773的二进制表示，此时高低音显示1表示高音。部分源程序如下： CASE INDEX IS
WHEN\ --音符第7位为1，分频数912Hz，音符显示为0010010，属高音 WHEN\WHEN OTHERS =>TONE0<=2047;CODE<=\
显然，该模块最主要的作用就是给音符输入预设频率值，因为，电子琴最终实现乐曲演奏就是输出不同频率的正弦波，此模块就是将二进制发声信号转化为对应的频率。
3.3 数控分频模块
数控分频模块是对时基脉冲进行分频，得到与0、1、2、3、4、5、6、7八个音符相对应的频率。FENPIN模块的源程序符号编辑图如图3-3。
该模块主要由4个工作进程组成。首先，根据系统时钟信号的输入得到时基脉冲以及计数器的值，而时钟信号在AUTO模块中便已给出，两者之间的设置关系类似于AUTO模块中第一个工作进程的设置。第二个PROCESS是此模块的核心，即由时基脉冲值转化为音符的频率。部分源程序如下：
VARIABLE COUNT11:INTEGER RANGE 0 TO 2047; --定义频率计数器，从0到2047Hz
IF(PRECLK'EVENT AND PRECLK='1')THEN --时基脉冲为1时 IF COUNT11 COUNT11:=0;FULLSPKS<='0'; 最后一个PROCESS则是用来设置扬声器输出信号的，扬声器信号由0和1控制，当且仅当前一个PROCESS中的FULLSPKS输出为1时，扬声器才有输出，再根据计数器取值来确定输出是1还是0。部分源程序如下： IF(FULLSPKS'EVENT AND FULLSPKS='1')THEN --扬声器音频信号为1 COUNT2:=NOT COUNT2; IF COUNT2='1'THEN SPKS<='1'; --扬声器输出为1 ELSE SPK<=’0’; 3.4 顶层设计 该DIANZIQIN模块是整个电子琴设计的核心，也是VHDL程序的主程序，前面3个源程序都是作为子程序分别实现电子琴的某一功能，而DIANZIQIN模块则通过调用子程序最终实现乐曲演奏的目的，奏出美妙的乐曲。利用VHDL语言COMPONENT将三个模块组合起来，其中3个模块和DIANZIQIN模块的输入输出是一一对应的，比如AUTO对应HANDTOAUTO,TONE0对应TONE2，SPKS对应SPKOUT等，该模块的符号编辑图如图3-4。 图3-4 DIANZIQIN模块的符号编辑图 该图描述的是DIANZIQIN模块输入输出的变量表示，整个系统的整体组装设计原理图就是这4幅编辑图按输入输出关系顺序连接而成的。 4 系统仿真 系统仿真是在实际系统上进行实验研究比较困难时适用的必不可少的工具，它是指通过系统模型实验去研究一个已经存在或正在设计的系统的过程，通俗地讲，就是进行模型实验。因而，系统仿真的结果决定整个课程设计任务完成的到位程度。 4.1 时序仿真 编译完成后，可以对所进行的设计进行仿真，下面简单介绍一下仿真的步骤。 （1） 打开波形编辑器，列出所有的信号，选择所需要的信号，然后画出输入信号的波形，最后将该文件以.scf的扩展名 存盘。 （2） 在QuartusⅡ菜单中打开仿真器窗口，单击Start按钮，当仿真器结束工作时，单击Open SCF按钮，就可以看到仿真的结果。 本课程设计的仿真平台是QuartusⅡ,通过对VHDL源程序进行编译检错，然后创建波形文件（后缀名为.scf），加入输入输出变量，设置好输入初值进行仿真，得到仿真波形图。由于电子琴4个模块都是独立的程序，可分别对各个程序仿真，验证输入输出的正确性，但在最终能演奏出乐曲的则是顶层设计模块。 （1） 乐曲自动演奏模块的仿真如图4-1所示。 图4-1 乐曲自动演奏模块的仿真图 该图输入系统时钟信号CLK初值设为0，自动演奏AUTO设为1，键盘输入信号INDEX2为00，INDEX0为音符信号输出，是8位的二进制代码它根据COUNT0的值改变而改变。 （2） 音调发生模块的仿真如图4-2所示。 图4-2 音调发生模块的仿真图 该图输入音符信号INDEX初值为00，输出是音符显示信号CODE为01，高低音显示信号为0，音符的分频系数为11111111即2047Hz。 （3） 数控分频模块的仿真如图4-3所示。 图4-3 数控分频模块的仿真图 该图输入系统时钟信号CLK1初值为0（各输出值都是在时钟信号的下降沿有效），音符分频系数TONE1为00100000即1290Hz,驱动扬声器的音频信号SPKS输出为1。 （4） 简易电子琴整个系统的仿真如图4-4所示。 图4-3 简易电子琴整个系统的仿真图 该图输入系统时钟信号CLK32MHZ初值为0，自动演奏信号HANDTOAUTO初值为0，键盘输入信号INDEX1为00000000；输出音符信号CODE1则为0110000，高低音节信号HIGH1变为1，即高音，音频信号SPKOUT即输出0，输出为1时CODE1变为0110100，这时出现10ns的延时。在仿真时由于系统各方面原因影响，出现延时属于正常现象。 4.2 电路功能验证 如果说前面的过程都是理论上进行软件设计制作，那么电路验证则是硬件产生实际 结果的必要步骤，它是软件编程导入硬件系统得到最终设计目标的一个过程。此课程设计中主要用到的硬件设施有cycloneⅡEP2C8T144C8 芯片、信号源、扬声器、键盘或脉冲开关、发光二极管等，硬件和软件系统相连接的枢纽就是芯片引脚和VHDL主程序中所有输入输出之间对应的关系，它们满足：CLK→7引脚、HANDTOAUTO→45、INDEX10→46、INDEX11→47、INDEX12→53、INDEX13→54、INDEX14→55、INDEX15→56、INDEX16→57、HIGH1→19、SPKOUT→68引脚。 在选择好芯片以及设置引脚值后，下载源程序（后缀名.sof）到此芯片上，确认编程器硬件是否已安装好。按如下步骤打开编程器窗口：在quartusⅡ菜单中选择Programmer项，点击Configure项将配置数据下载到一个FLEX器件中。再次对源程序进行编译导入程序然后运行，扬声器发出初设的音符3，5音即报警。手按键盘或拨脉冲开关改变输入信号则扬声器发出对应的频率的声音，键盘（开关）是与芯片引脚对应相连的。 4.3 问题分析 在整个课程设计中，不可避免遇到很多难于解决的问题，一来是对EDA技术的不太了解，初涉VHDL语言以致很多语法和语言基本结构、算法生疏，运用不灵活，在编写源程序上遇到很大难题，而且在编译运行程序时对出错的语句理解不到位，难于下手修改错误语句，这使得在设计程序时遇到很大的阻碍，此外，VHDL语言的数据类型很容易造成混淆，比如IN STD_LOGIC_VECTOR(7 DOWNTO 0)语句，它有时既可以认为是从7下降到0，也可认为是从0上升到7，当输入有多位时，这就容易造成在读懂仿真波形图时读位数倒置，使仿真现象与理论结果相出入。 5 结束语 通过这次VHDL课程设计，不仅增强了我们的实践动手能力，也让我们对课堂上所学到的理论知识的理解加深了许多，这给我们提供了一个在学习生活中很难得的理论联系实际的机会。能够借此机会了解到部分EDA技术的知识和学习运用其中一种硬件描述语言VHDL编程实现各种常用器件的功能，这是在哪堂讲课上都得不到的一笔财富。 另一方面我们也发现了在平时学习过程中难于发现的许多缺点跟不足。比如实践机会过少，所学的理论知识不能灵活运用，在遇到实际的问题时无法正确处理；再者在课堂上获得的专业知识过于浅显，很多的有关基本操作原理、操作方法都理解不了；课外知识了解的也过少，导致在课程设计初期，面对完全陌生的设计课题无从下手，不知所