ADP3418功能模塊图如下
ADP3418芯片为SOP封装，8Pin，各引脚功能如下：
Pin1，BST，自激供给电压输入。一个动态的自激荡电压，供给MOSFET驱动信号的驱动开关。
Pin2，IN，脉宽调制信号输入。初级驱动信号，提供两个脉冲信号的输出。 Pin3，OD，输出禁止。当此电压为低时禁止DRVH、DRVL输出。 Pin4，VCC，工作电压。 ADP3418芯片的工作电压输入脚。 Pin5，DRVL，同步校正输出。驱动低端MOSFET。 Pin6，PGND，电源接地。电源和信号的参考接地。
Pin7，SW，开关信号输入。监控高端MOSFET输出的开关电压。 Pin8，DRVH，脉冲驱动信号输出。驱动高端MOSFET。
MB Circuit Analyze.DOC - 31 – PC主板基本線路分析
第三章 主板时钟
3.1 时钟合成器
时钟实时序是计算机工作的三个必要要素之一，在主板供电正常情况下，主板的时钟就会产生。如果把时钟比作脉搏，那么时钟合成器就是主板的心脏。 时钟合成器（Clock Generator）的工作原理是将一个基准频率通过分频与倍频产生主板所需要的各种工作频率。
基准频率由一个石英晶体振荡器（简称晶振）提供。晶振由石英芯片和夹在两面的充当电极的金属膜组成。石英芯片在电压作用下会产生固定的机械震动，机械震动使流过晶振的电流变化。于是晶振与接在晶振两极的电容产生正弦波。震荡频率由芯片的厚薄决定。
3.2 时钟合成器芯片
以使用最多的ICS9250芯片来说明时钟合成器的主要功能。 ICS9250输出的时钟频率有：
3组微分CPU时钟； 7组33.3MHz PCI时钟； 3组可调PCI时钟； 2组48MHz USB时钟； 1组14.318MHz参考时钟； 3组66MHz可选时钟； 3组66.6MHz可选时钟。
MB Circuit Analyze.DOC - 32 – PC主板基本線路分析
石英芯片 金属膜
ICS9250引脚图如下：
3.3 ICS9250功能模块
ICS9250模块图
MB Circuit Analyze.DOC - 33 – PC主板基本線路分析
ICS9250除了输出各种时钟频率外还具有输出频率选择和调节；支持频率延展调节即可将频率向下调节0到-0.5%；支持电源管理功能即通过STOP信号屏蔽部分频率输出，降低功耗；具有输出频率反馈设计。 3.4 ICS9250引脚功能
ICS9250为SSOP封装，56Pin，具体引脚功能如下： Pin Number1,8,14,19,26, 32,37,46,50 2 34,9,15,20,27, 31,36,41,47 5，6，710,11,12,13, 16,17,18 21,22,23 Pin NameVDDX1X2GNDPCICLK_F(2:0)PCICLK(6:0)66MHz_OUT(2:0)3V66(4:2)66MHz_IN3V66_5PD#Vtt_PWRGD#SDATASCLK3V66_0PCI_STOP#3V66_1/VCH_CLK48MHz_DOT49MHz_USBFS2I REFMULTSEL0CPUCLKC(2:0)CPUCLKT(2:0)CPU_STOP#FS(1:0)REFTypePWRINOUTPWROUTOUTOUTOUTINOUTININI/OINOUTINOUTOUTOUTINOUTINOUTOUTININOUTDescription3.3V電源供給14.318的基准頻率輸入14.318的基准頻率輸出電源接地PCI時鐘，不受PCI_SYOP#控制PCI時鐘由66MHz_IN驅動的66MHz輸出66MHz參考時鐘反饋回來的66MHz頻率，驅動66MHz_OUT66MHz參考時鐘調用斷電模式，當為低電平時芯片不工作偵測FS(2:0)和MULTSEL0是否有效。一旦偵測到低電平，芯片輸出信號不再受其它信號影響系統管理總線的同步數據系統管理總線的同步時鐘66MHz參考時鐘中止PCICLK時鐘輸出，低電平有效果66MHz或48MHz輸出，由SMBUS控制固定的48MHz輸出供給圖形處理核心固定的48MHz輸出供給USB總線為模式選擇提供的一個特殊的3.3V輸入內部電流參考輸出選擇為CPU時鐘輸出的電流放大器供給CPU的每組微分時鐘的補償時鐘供給CPU的每組微分時鐘的真實時鐘CPU時鐘屏蔽信號，低電平有效CPU頻率選擇信號14.218MHz的參考時鐘2425282930 33 3435 38 3940 42 4344,48,51 45,49,52 5354,55 56
MB Circuit Analyze.DOC - 34 – PC主板基本線路分析
3.5 ICS9250输出频率的选择
从ICS9250的引脚功能可以看出，除了输出各种频率外，主要的控制信号有：FS(2:0)，SDATA，SCLK，MULTSEL0，CPU_STOP#，PCI_STOP#，PD#，Vtt_PWRGD#。 FS(0:2)是输出频率选择（Frequency Select）信号，其输入电平的高低组合控制输出时钟的频率。具体的对应关系如下表：
FS2信号的电平一般固定的设定为高或者低，决定芯片的工作模式。从表中可以看出在不同模式下输出（或输入）时钟的性质也不同。FS1和FS0的电平由CPU控制，即CPU按照自己要求的工作频率发出高低不同的FS电平组合给ICS9250。
SDATA和SCLK即是系统管理总线，在这里用来控制整个主板的时钟信号同步。 MULTSEL0是一个增益放大器（Multiplier）选择信号，它的作用是选通为CPU时钟增强信号的放大器。
CPU_STOP#和PCI_STOP#的作用是在节电模式如睡眠时屏蔽CPU和PCI时钟，使之控制的模块停止工作。
PD#是掉电（POWER DOWN）信号，低电平时芯片停止工作。 Vtt_PWRGD#也是芯片的工作控制信号，当它有效时芯片开始工作。在实际电路中PD#一般都保持为高电平，而Vtt_PWRGD#由CPU电压VCCP控制，即产生CPU电压后时钟合成器就开始工作。
MB Circuit Analyze.DOC - 35 – PC主板基本線路分析