兰州交通大学毕业设计（论文） 0-30ns 30-60ns 60-90ns 90-120ns 120-150ns 150-180ns 180-210ns 210-240ns 240-270ns 270-300ns 300-330ns 330-360ns 360-390ns 0 1 0 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 0 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 0 1 0 1 0 1 0 0 0 1 0 1 0 1 0 由表3.3可知，当A和B有一个0，C和D有一个0时，与或门的输出端Q=0，当A和B同时是1或C和D同时为1时，与或门的输出端Q=1，满足与或门的设计要求。 （4）2位超前进位加法器的逻辑和晶体管电路、仿真。
本论文的2位超前进位加法器由异或门、与或门、与门组成。如图3.9（a）：
图3.9（a） 2位超前进位加法器的逻辑
18
兰州交通大学毕业设计（论文） 图3.9（b） 2位超前进位加法器的晶体管电路 图3.10 2位超前进位加法器的T-spice的参数设置
图3.11 2位超前进位加法器的门级仿真结果（1）
19
兰州交通大学毕业设计（论文） 图3.12 2位超前进位加法器的门级仿真结果（2）
通过对仿真波形图输入、输出进行分析，可以制得表3.4：
表3.4 2位超前进位加法器的门级仿真分析表
TIME 0-30ns 30-60ns 60-90ns 90-120ns 120-150ns 150-180ns 180-210ns 210-240ns 240-270ns 270-300ns 300-330ns 330-360ns 360-390ns
A0 B0 C0 A1 B1 S0 S1 C1 0 1 1 0 0 0 1 0 1 1 0 1 0 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 0 1 0 0 1 1 0 1 1 0 1 0 1 1 1 0 1 1 0 1 1 0 0 0 1 0 1 1 0 1 0 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 1 0 0 1 0 1 1 1 0 1 由表3.4可知，所设计的2位超前进位加法器满足设想的设计要求。
本章小结
本章主要阐述了仿真的实验环境、介绍了Tanner pro软件的基本概念及操作步骤，并对组成2位超前进位加法器的各个单元逻辑及晶体管电路进行设计绘制，同时对这些
20
兰州交通大学毕业设计（论文） 电路进行T-spice波形仿真。最后将这些单元组合成完整的2位超前进位加法器，进行仿真。
21
兰州交通大学毕业设计（论文） 4. 基于2umCMOS超前进位加法器版图设计
版图（Layout）是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺，有不同的设计规则 。版图在设计的过程中要进行定期的检查，避免错误的积累而导致难以修改。版图设计流程[13]：
图4.1 版图设计流程
1）系统规范化说明（System Specification）
包括系统功能、性能、物理尺寸、设计模式、制造工艺、设计周期、设计费用等等。2）功能设计（Function Design）
将系统功能的实现方案设计出来。通常是给出系统的时序图及各子模块之间的数据流图。
3）逻辑设计（Logic Design）
这一步是将系统功能结构化。通常以文本、原理图、逻辑图表示设计结果，有时也采用布尔表达式来表示设计结果。
4）电路设计（Circuit Design）
电路设计是将逻辑设计表达式转换成电路实现。 5）物理设计（Physical Design or Layout Design）
物理设计或称版图设计是VLSI设计中最费时的一步。它要将电路设计中的每一个元器件包括晶体管、电阻、电容、电感等以及它们之间的连线转换成集成电路制造所需
22